登录
首页 » Verilog » 基于Avalon总线的PWM的实现,verlog语言编程

基于Avalon总线的PWM的实现,verlog语言编程

于 2022-09-14 发布 文件大小:1.79 kB
0 151
下载积分: 2 下载次数: 1

代码说明:

资源描述基于Avalon总线的PWM的实现,verlog语言编程

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 以太网MII接口程序
    在以太网通信中,连接MAC与物理层需要使用MII接口,此程序提供了MII接口的详细设计。
    2022-03-26 09:45:46下载
    积分:1
  • signaltap_user_guide
    signaltap 中文说明,内容详细。 ALTERA signaltap USER GUIDE IN CHINESE(ALTERA signaltap USER GUIDE IN CHINESE)
    2011-12-03 23:50:21下载
    积分:1
  • DCM
    fpga DCM使用教程 好几个文档 帮助您一次学会使用DCM(fpga the DCM using the tutorial a few documents to help you first learn to use the DCM)
    2012-04-23 16:59:20下载
    积分:1
  • SoC_WishboneSystem
    SoC-Wishbone System IP核的VHDL语言源代码,需要的开发环境是QUARTUS II 6.0。(SoC-Wishbone System IP core VHDL language source code, the need for the development environment is QUARTUS II 6.0.)
    2008-01-03 11:14:59下载
    积分:1
  • led_water
    酷睿系列流水灯通用程序,来回往返流水,点亮led(ledwater for ep2c8q208c8)
    2017-11-11 00:57:15下载
    积分:1
  • I2C
    I2C verilog源代码实例并带有验证平台(iic source code and testbench)
    2018-06-08 15:46:23下载
    积分:1
  • ADC_Data_Recv_Module
    接收机测试输入信号, 生成正余弦波,采样率、频率、幅度、相位可调节 并将生成的数据进行输出 压缩包包括Verilog代码、testbench代码、word文档 matlab仿真代码(The receiver tests the input signal, Generation of positive cosine wave, sampling rate, frequency, amplitude, phase can be adjusted And output the generated data The compressed package includes the Verilog code, the testbench code Matlab simulation code)
    2017-12-08 17:56:02下载
    积分:1
  • DE1 SoC_VGA
    它可以输入 VGA 从 D5M 相机和输出图像的图像。
    2022-07-13 05:54:01下载
    积分:1
  • sdcard_mass_storage_controller
    A host controlled ot control sd cards
    2021-04-29 13:58:43下载
    积分:1
  • 数字时钟
    其一个数码时钟和闹钟,写在 verilog 的spartan 6,用户可以设置的帮助下电钮,伸直谴责的按钮实施,在正常操作中时钟滴答,然后控件来处理 Alaram 系统中,当 alaram 的时间匹配时钟原始时间的运行然后四个指示灯开始闪烁在该套件
    2022-01-28 23:37:52下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载