网站首页

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

于 2022-09-14 发布文件大小:388.13 kB

 0  41

下载积分: 2 下载次数: 1

我要下载

代码说明：

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.-I prepared for the sentinel division, the development of software for the ISE6.2 Xilinx, PAR through simulation.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

电子密码锁
电子密码锁-Electronic Code Lock

2022-09-25 17:35:03下载

积分：1
ffirr_166i
fir低通滤波器用于dspbuilder pll：25nss data 400khz sin 10.8khz 已通过测试。 (fir low pass filter for dspbuilder pll: 25nss data 400khz sin 10.8khz has been tested.)

2012-06-10 17:54:50下载

积分：1
tb_modular
说明： Matlab to hdl code for Least_square testbench

2020-06-17 12:20:02下载

积分：1
Altera_Audio
针对Altera的DE2/ DE1交互板的音频核心的音频编解码器（编码器/解码器），并提供了音频输入和输出的接口。(The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and output.)

2015-04-01 22:21:49下载

积分：1
VGA_FPGA
基于FPGA的VGA控制器，可在屏幕显示彩色条纹(A vga controller based on FPGA)

2014-08-15 21:35:07下载

积分：1
LCD_game2
LCD显示超级玛丽游戏2 (LCD display Super Mario game)

2012-09-03 21:58:48下载

积分：1
signal-processing-matlab
信号处理中所用到的matlab程序，包括LFM,NLFM,BPSK,QPSK等等。(Matlab procedures used in signal processing, including LFM, NLFM, BPSK, QPSK, and so on.)

2012-11-01 00:55:18下载

积分：1
基于VHDL语言的并串转换程序，有四位的并行输出转换为串行输出...
基于VHDL语言的并串转换程序，有四位的并行输出转换为串行输出-Based on the VHDL language and string conversion process, there are four parallel output is converted to serial output

2023-03-31 21:30:04下载

积分：1
altera的关于对数计算的IP core。
altera的关于对数计算的IP core。-altera calculated on the logarithm of the IP core.

2022-09-17 13:25:03下载

积分：1
一个多路复用器的一个点，用VHDL语言写的。
A Mux to One Bit, written in VHDL.

2022-12-19 05:40:03下载

积分：1

696524资源总数
103920会员总数
65今日下载

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

0 个回复

热门标签

热门下载