网站首页

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

于 2022-09-14 发布文件大小:388.13 kB

 0  135

下载积分: 2 下载次数: 1

我要下载

代码说明：

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.-I prepared for the sentinel division, the development of software for the ISE6.2 Xilinx, PAR through simulation.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

wrpc-v2.0_src.tar
About 1588 PTP protocol xillinx FPGA running code and Software application, and to introduce documents, want to help everyone

2021-04-14 16:38:55下载

积分：1
本源码详细介绍了UART的经典实例，敬请下载，谢谢适用
本源码详细介绍了UART的经典实例，敬请下载，谢谢适用-The source described in detail a classic example of UART, please download, Thank you apply

2022-03-22 20:09:19下载

积分：1
频率计，ＶＥＲＩＬＯＧ代码，含详细　中文注释．
频率计，ＶＥＲＩＬＯＧ代码，含详细　中文注释．-Cymometer, VERILOG code, containing a detailed Chinese Notes.

2023-05-22 17:20:02下载

积分：1
SPI接口的vhdl代码，可以实现与单片机的spi通信，完整的工程
SPI接口的vhdl代码，可以实现与单片机的spi通信，完整的工程-SPI interface of the VHDL code can be achieved with SCM spi communication, complete works

2022-03-29 07:45:17下载

积分：1
SVPWM-VHDL
fpga永磁同步电机矢量控制系统，包括死区等模块(fpga foc)

2016-06-13 19:53:32下载

积分：1
oc8051 Verilog代码，关于
verilog code,about oc8051

2023-04-16 08:45:03下载

积分：1
3Digit_7segment_ind_decoder
3 Digit BCD to 7 segment indicator decoder

2015-03-05 16:49:04下载

积分：1
VHDL4人抢答器
4人抢答系统，可以计时20秒，20秒无人抢答则视作无人抢答。start之前抢答者视为违规抢答，违规抢答会警告选手。若有一人抢答则其他3人锁定，不可再抢答。aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa

2022-03-17 00:58:23下载

积分：1
RS_Encoder
具有16个校验位的RS编码器，在FPGA上实现。(With 16 RS encoder, the parity bit in the FPGA.)

2012-08-06 11:52:37下载

积分：1
interpolator
说明：插值滤波器,用于音频解码调制解调,滤波器系数用移位相加实现(Interpolation filter, audio decoder for modulation and demodulation, filter coefficient shift combined with the realization of)

2008-10-21 12:49:38下载

积分：1

696516资源总数
106459会员总数
0今日下载

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

0 个回复

热门标签

热门下载