登录
首页 » VHDL » 4锁,移位,可以设置和更改您的密码。

4锁,移位,可以设置和更改您的密码。

于 2023-05-03 发布 文件大小:240.42 kB
0 91
下载积分: 2 下载次数: 1

代码说明:

四位密码锁,移位显示,可以设置和更改密码。-4 lock, shift, it can be set up and change your password.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 火车售票系统显示牌 FPGA VHDL
    实现一个售票系统显示牌的设计,使用8位拨码开关输入车次,按键A按下一次表示该车次售出一张票,同时数码管显示该车次(K+3个数码管显示拨码开关对应的十进制数,如拨码开关值为”00010101”时,则车次为 “K021”)及该车次剩余的票数(每车次总票数值为100),若K021次车还剩余78张票,则数码管显示“K021-78”。要求至少存储3趟车次信息,例如车次K020,K021,K022 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-06-18 07:30:03下载
    积分:1
  • 项目: 电梯控制器
    你的任务是为一个单一的"传统"的先进的电梯控制器的设计 电梯(即,简单的向上/向下按钮呼叫电梯) 在四楼经营 建设。所述的基本单电梯设计规范 以下各节。 扩展您的两部电梯的设计是可选的将会奖励你额外的奖金。
    2022-11-23 16:55:03下载
    积分:1
  • veye_mipi
    说明:  1、 例程功能VEYE-290-LVDS模组视频接入演示。(显示设备必须支持1080p/30或1080p/25的帧率) Veye模组—>MIA701开发板—>HDMI显示设备 2、 本例程硬件平台 MIA701-PCIE开发板,FPGA芯片:XC7A100TFGG484 3、 软件平台Vivado2018.1。 4、 附件含开发板原理图(底板+核心板)(1. Video access demonstration of routine function VEYE-290-LVDS module. (Display devices must support 1080p/30 or 1080p/25 frame rates) Veye Module - > MIA701 Development Board - > HDMI Display Equipment 2. The hardware platform of this routine MIA701-PCIE development board, FPGA chip: XC7A100TFG484 3. Software platform Vivado 2018.1. 4. Appendix contains schematic diagram of development board (bottom + core board))
    2019-04-01 11:08:04下载
    积分:1
  • HDB3(verilog)
    HDB3_verilog编码程序,附有文字解说,格式整齐,便于观看(HDB3_verilog coding procedures)
    2020-12-01 20:39:27下载
    积分:1
  • 基于FPGA的uart控制器,波特率可选,VHDL编程,Quartusii 6.0 平台,vhdl语言编程...
    基于FPGA的uart控制器,波特率可选,VHDL编程,Quartusii 6.0 平台,vhdl语言编程-FPGA-based UART controller, an optional baud rate, VHDL programming, Quartusii 6.0 platform, vhdl language programming
    2022-12-05 20:10:10下载
    积分:1
  • led1
    说明:  点亮led流水灯,通过调用锁相环,可以更改对应的时钟。(Lighting the LED pipelining lamp, the corresponding clock can be changed by calling the phase-locked loop.)
    2020-06-16 07:00:01下载
    积分:1
  • 用VHDL语言写的,音乐演奏程序,范例歌曲为“青花瓷”片段。...
    用VHDL语言写的,音乐演奏程序,范例歌曲为“青花瓷”片段。-Using VHDL language, and music performance procedures, examples of songs as
    2022-05-30 16:58:33下载
    积分:1
  • 01_基于ZYNQ的FPGA基础入门
    说明:  VIVADO SOC 使用文档 基于zynq 7020(vivado soc example text of zynq)
    2020-06-17 12:00:01下载
    积分:1
  • DES
    说明:  自己写的DES的verilog实现。输入输出实现了并转串。(DES algorithm implemented in verilog.)
    2020-12-03 16:19:25下载
    积分:1
  • 06042349
    Dynamic Power Management for the Iterative Decoding of Turbo Codes
    2014-04-04 15:03:28下载
    积分:1
  • 696518资源总数
  • 106017会员总数
  • 8今日下载