网站首页

一个verilog的MP3解码项目

于 2022-09-17 发布文件大小:166.24 kB

 0  139

下载积分: 2 下载次数: 1

我要下载

代码说明：

//***********************************************************//data : 2007-07-11 11:30:00 //version : 1.0////module name : Mp3Decode////modification history//---------------------------------//firt finish 2006// 2007-07-11 11:30:00 //***********************************************************

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

华勒斯树乘法器
它是一种算法，它是用来在超大规模集成电路的乘法2

2023-06-01 11:05:03下载

积分：1
FIFO
This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)

2013-10-04 00:41:42下载

积分：1
ISE
设计一4位比较器,画出门级电路图,用verilog语言完成设计。 (Design a four comparators, drawing out level circuit diagram, complete the design using verilog language. )

2015-12-11 21:16:12下载

积分：1
verilog
一些简单的Verilog代码，小例程，比如求平均值、七段数码管等等(Some simple Verilog code, small routines, such as averaging, seven digital tubes and so on)

2016-12-12 10:02:20下载

积分：1
ddr3_wr_ctr
说明：用verilog编写的ddr3芯片读写控制程序，经过调试的，可以直接拷贝。已在Xilinx Spartan6 FPGA调试验证。(The ddr3 chip read-write control program written in verilog can be copied directly after debugging. Tested and verified on Xilinx Spartan6 FPGA.)

2020-03-16 10:12:40下载

积分：1
VHDLman
VHDL book for reference

2010-01-18 17:40:26下载

积分：1
AHB_SRAM
说明：实现AHB转SRAM接口实现，支持猝发，零等待延迟(Implementation of AHB to SRAM Interface)

2019-04-28 11:41:48下载

积分：1
Block-cipher-lock
密码锁verilog源代码，包括四个七段数码管显示模块，设置密码以及输入密码校验模块(Password lock Verilog source code, including four of seven digital tube display module, set the password and password verification module)

2014-01-11 23:57:19下载

积分：1
DA_AD
基于FPGA的AD和DA设计代码及文档(Design code and document of AD and DA based on FPGA)

2017-11-07 22:03:30下载

积分：1
exercise
使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)

2014-02-20 16:20:33下载

积分：1

696518资源总数
105949会员总数
22今日下载

一个verilog的MP3解码项目

0 个回复

热门标签

热门下载