登录
首页 » Verilog » 一个verilog的MP3解码项目

一个verilog的MP3解码项目

于 2022-09-17 发布 文件大小:166.24 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

//***********************************************************//data        : 2007-07-11 11:30:00 //version     : 1.0////module name : Mp3Decode////modification history//---------------------------------//firt finish  2006//             2007-07-11  11:30:00   //***********************************************************

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDLFIFO
    用Verilog 写一个8x16 的FIFO,完成先入先出的功能,并且在FIFO读空时输出EMPTY 有效信号,读指针RP 不再移动;FIFO 写满时输出FULL 有效信号,并且即使WR 有效也 不再向存储单元中写入数据(写指针WP 不再移动)。 (NO)
    2020-09-20 20:17:51下载
    积分:1
  • QC_LDPC_FPGA
    LDPC QC-LDPC 基于FPGA的QC-LDPC实现 论文(LDPC QC-LDPC FPGA-based QC-LDPC detailed implementation steps Thesis)
    2021-04-08 09:29:00下载
    积分:1
  • sample_tcam.tar
    verilog RTL code for simple TCAM
    2014-06-25 15:50:08下载
    积分:1
  • FPGA的DDS发生器
    以DE2为开发平台,采用Veriolg语言编程,实现了DDS信号输出,频率,步进,波形输出均可调,采用Modelsim以及FPGA内嵌逻辑分析仪验证设计的正确性,可以满足一定的工程需求。
    2022-06-16 12:56:09下载
    积分:1
  • CPLD_DEMO_OK
    可以给VHDL初学者看的实例,全部经过验证(VHDL beginners can see examples of all the proven)
    2011-01-12 21:09:45下载
    积分:1
  • DDR2_16bit
    说明:  ddr2原理图设计,原厂电路图设计,很好很强大 16bit(ddr2 schematic design, the original schematic design, a very powerful 16bit)
    2011-02-24 11:07:35下载
    积分:1
  • 代码可以实现时隙交换MT89L80芯片功能,完成256x256个时隙交换
    使用Verilog编写代码,实现集成芯片MT89L80的功能,代码配置ram后可以直接使用,完成256x256个时隙交换,其中主要模块包括接收模块、发送模块、cpu接口模块,寄存器配置模块,接续寄存器模块等。
    2022-09-12 20:55:03下载
    积分:1
  • LFM
    说明:  该程序使用Verilog语言产生LFM信号(The program uses Verilog language to generate LFM signals.)
    2021-04-19 09:38:51下载
    积分:1
  • 系统设计
    基于数码管独立显示和三色灯的交通指示系统设计(Design of Traffic Indicator System Based on Digital Tube Independent Display and Tri-color Lamp)
    2020-06-21 02:00:01下载
    积分:1
  • 7941952NCO_sin
    NCO 代码设计 使用VHDL语言 (nco)
    2009-05-23 16:39:37下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载