登录
首页 » VHDL » SOPC软件编程基础,用实例讲解,非常适合初学者。

SOPC软件编程基础,用实例讲解,非常适合初学者。

于 2022-09-22 发布 文件大小:6.46 MB
0 27
下载积分: 2 下载次数: 1

代码说明:

SOPC软件编程基础,用实例讲解,非常适合初学者。-SOPC software programming foundation, using examples to explain, very suitable for beginners.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • arbiter_ip
    Arbiter code for simulation purpose
    2013-07-13 17:45:11下载
    积分:1
  • VHDL设计的功能齐全的交通灯程序,经过仿真一切功能符合要求。...
    VHDL设计的功能齐全的交通灯程序,经过仿真一切功能符合要求。-VHDL
    2022-01-25 23:26:36下载
    积分:1
  • ethernet_tri_mode_rtl.tar
    以太网控制器verilog,含有mac,mii接口(Ethernet controller verilog, containing mac, mii interface)
    2007-12-19 23:51:08下载
    积分:1
  • hgfdg
    Quartus? II 相关的语言 详细介绍了VHDL verilog软件开发过程(Quartus ? II related language detailed introduces the verilog VHDL software development process )
    2011-07-31 00:24:42下载
    积分:1
  • FPGA7人表决器
    –ABCDE五路输入表示五人的选择,同意为1,不同意为0,以开关形式实现 –有半数以上同意绿灯亮,否则红灯亮。即分别对应输出Y、R为1或0 –参考仿真结果图:10ns|20ns|30ns|40ns|50ns
    2022-10-01 22:45:03下载
    积分:1
  • immediate_divide_module
    用组合逻辑实现循环除法器。稳定、安全、可靠。(Combinational logic loop divider. Stable, secure, and reliable.)
    2012-08-30 09:08:04下载
    积分:1
  • Synopsys使用基本步骤使用的集成工具,有用的好东西
    使用synopsys的基本步骤,综合工具的使用说明,有用的好东西-Synopsys using the basic steps to use the integrated tools, useful good things
    2022-04-06 15:39:11下载
    积分:1
  • NAND_flash_verilog_vhdl
    很好的NAND Flash 硬件驱动语言,支持VHDL和verilog 语言方便移植,如果有想用FPGA直接驱动NAND flash而又不知如何下手的朋友肯定喜欢。(NAND Flash Controller Reference This reference design is used to interface a NAND Flash device and provides a simple host end interface. The host end interface of this design is user-configurable. It provides buffer select signal, buffer write enable signal, address bus, data bus, error status signal, control and handshake signals for the user......)
    2021-03-08 22:59:28下载
    积分:1
  • DTMB
    能够完美产生数字地面电视(DTMB)的信源的程序。帧头模式为模式一。信道可选择,信号加入频偏,延时,后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)
    2013-07-25 11:22:28下载
    积分:1
  • generate-coordinates
    使用VHDL编写语言,巧妙的利用计数器和循环输出一个坐标系,由于VHDL出现负数比较麻烦,全部由正数代替,输出一个原点在中心,半径128的256×256的坐标。方便坐标变换以及用此坐标做算法。(Use of VHDL language, clever use of counter and loop outputs a coordinate system, because VHDL negative too much trouble, all replaced by a positive number, the output an origin at the center, radius 128 256 256 coordinates. Convenient coordinate transformation and coordinate to do with this algorithm.)
    2013-08-28 11:03:46下载
    积分:1
  • 696532资源总数
  • 103586会员总数
  • 110今日下载