登录
首页 » VHDL » adc0809用FPGA控制的采样非常好用的实例 自己看书后终结的

adc0809用FPGA控制的采样非常好用的实例 自己看书后终结的

于 2022-09-16 发布 文件大小:81.73 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

adc0809用FPGA控制的采样非常好用的实例 自己看书后终结的-ADC0809

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 采用VHDL编写的七段数码管显示程序
    采用VHDL编写的七段数码管显示程序-prepared using VHDL paragraph 107 of the procedures Digital Display
    2022-07-28 16:14:18下载
    积分:1
  • LCD12864
    verilog lcd2864 适合初学者(verilog lcd2864 )
    2013-10-15 18:57:45下载
    积分:1
  • help_lib
    1.JESD204B协议 2.Xilinx的JESD204B phy 核手册 3.Xilinx的JESD204B rx_tx 核手册7.1 4.Xilinx的JESD204B rx_tx 核手册7.2 5.verilog实现串口发送(1.JESD204B protocol 2.Xilinx JESD204B PHY core manual 3.Xilinx JESD204B rx_tx core manual 7.1 4.Xilinx JESD204B rx_tx core manual 7.2 5.verilog to achieve serial transmission)
    2017-11-15 16:09:22下载
    积分:1
  • adder2
    此源代码是基于Verilog语言的持续赋值方式定义的 2 选 1 多路选择器 、阻塞赋值方式定义的 2 选 1 多路选择器、非阻塞赋值、阻塞赋值、模为 60 的 BCD码加法计数器 、模为 60 的 BCD码加法计数器、BCD码—七段数码管显示译码器、用 casez 描述的数据选择器、隐含锁存器举例 ,特别是模为 60 的 BCD码加法计数器,这是我目前发现的最优源代码,应用于解码器领域。(This source code is based on the Verilog language define the continued assignment of 2-to-1 multiplexer, blocking assignments define the 2-to-1 multiplexer, non-blocking assignments, blocking assignments, module code for the addition of 60 BCD counters, BCD code module for the addition of 60 counters, BCD code- seven-segment LED display decoder, the data described by casez selector, for example hidden latch, in particular, the BCD model code for the addition of 60 counters, this is my found that the best current source code, the decoder used in the field.)
    2010-10-30 15:14:06下载
    积分:1
  • Verilog_code_for_AWGN
    说明:  verilog实现awgn信道噪声的代码,支持可变的信噪比。利用移位寄存器来实现伪随机序列。(verilog code for implementation of awgn channel noise. support variable snr. use LSFR to implement the pseudo random sequence. )
    2021-01-14 16:48:47下载
    积分:1
  • bin2deci
    程序来自《现代通信系统-使用matlab》英文版 已经调通!并加上了注释。 希望对大家有帮助4(fpga)
    2009-04-02 21:16:26下载
    积分:1
  • DDR2_hardcore_userguide
    xillinx Spartan6 FPGA DDR 接口设计指南(xillinx Spartan6 FPGA DDR Interface Design Guidelines)
    2009-11-23 10:18:28下载
    积分:1
  • TimingController
    能够实现 LCD时序驱动,通常cpu送出的信号为data bus信号,液晶屏幕并不能正常显示,需要lcd driver(LCD timing controller, usually cpu send out the data bus signal, so the lcd driver can t display normally, need the driver)
    2011-02-15 21:05:08下载
    积分:1
  • AT070TN83
    at070tn83 800x480 tft lcd verilog 測試 quartus 文件 (800x480 tft lcd at070tn83 testing project file)
    2020-12-07 15:39:21下载
    积分:1
  • 明德扬科教之Gvim_20170511
    说明:  FPGA核心板EP4CE10F17C8电路原理图(Circuit schematic diagram of EP4CE10F17C8 core board of FPGA)
    2021-04-14 19:58:55下载
    积分:1
  • 696516资源总数
  • 106409会员总数
  • 8今日下载