网站首页

用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。...

于 2022-10-05 发布文件大小:4.09 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。-VHDL hardware description language developed by miniUART Interface IP Core, Users can be embedded into their own FPGA module.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

altera公司cycloneII全系列说明书，实用
altera公司cycloneII全系列说明书，实用-altera" s cycloneII a full range of manual, practical

2022-02-04 11:53:16下载

积分：1
循环冗余校验码(试验报告)
循环冗余校验码(试验报告)-Cyclic Redundancy Check (pilot reports)

2022-03-18 10:59:43下载

积分：1
NIOS II IDE 编程， uart_txd测试程序，仅供参考。
NIOS II IDE 编程， uart_txd测试程序，仅供参考。-NIOS II IDE programming, uart_txd testing procedures, for information purposes only.

2022-05-23 19:16:50下载

积分：1
lcd
1602是目前最常用的显示器件，本例是通过verilog 代码实现1602的显示(1602 display)

2011-01-04 14:10:31下载

积分：1
sdram
数字ic设计，二级缓存，格雷码，深度256，(Digital IC design, two level cache, gray code, depth 256.)

2018-10-31 10:40:37下载

积分：1
turbo_encode
turbo码的编码程序,verilog HDL,在ISE环境中(turbo code encoding process)

2014-03-29 15:09:58下载

积分：1
CNT4
说明： 4位二进制加法计数器的两种不同VHDL的描述,与比较。(4-bit binary addition of two different counter VHDL description, and more.)

2010-04-13 22:20:44下载

积分：1
FPGA-timing-constraints
基于Verilog的FPGA设计时序分析约束详细解释与使用方法(FPGA timing constraints)

2017-04-24 09:54:35下载

积分：1
FMS-Labor-3
MICarrayWeights and MICarrayplot

2011-06-20 17:57:00下载

积分：1
an471
说明： FPGA PLL 分析，包括时序分析等等。。。。。。。。。(FPGA PLL Analysis)

2010-04-25 20:35:08下载

积分：1

696518资源总数
105895会员总数
18今日下载

用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。...

0 个回复

热门标签

热门下载