登录
首页 » VHDL » 1024点FFT快速傅立叶变换,包含说明文档和VHDL源代码,16位输入/输出,带DMA功能,xilinx的ip...

1024点FFT快速傅立叶变换,包含说明文档和VHDL源代码,16位输入/输出,带DMA功能,xilinx的ip...

于 2022-10-07 发布 文件大小:614.92 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

1024点FFT快速傅立叶变换,包含说明文档和VHDL源代码,16位输入/输出,带DMA功能,xilinx的ip-1024-point FFT fast Fourier transform, and includes documentation, VHDL source code, 16 input/output, with DMA function, the ip xilinx

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA实现数控机床高速运动的DDA设计
    本文利用FPGA 可以弥补硬件插补器的不足,是执行速度提高,且可与运动控制部分很好的集成,制成运动控制器,实现高速运动控制
    2022-03-10 10:19:20下载
    积分:1
  • CLZ32
    针对32位MIPS微处理器中CLZ指令(对单个字高位连零进行计数)的实现电路,使用了类似于超前进位的逻辑结构。包含测试文档,以及Design Compile所用的环境和脚本。(The CLZ instruction counts the number of leading zeros in a word. The 32-bit word in the GPR rs is scanned from most-significant to least-significant bit.The number of leading zeros is counted and the result is written to the GPR rd. If all 32 bits are cleared in the GPR rs, the result written to the GPR rd is 32. )
    2021-03-31 19:39:08下载
    积分:1
  • convotion_decode
    用verilog写的卷积码的编码程序以及viterbi译码程序(Use verilog write convolution code coding procedures and viterbi decoding program)
    2012-09-06 20:24:55下载
    积分:1
  • 傅里叶变化
    快速付里叶变换子程序所需 RAM 空间以输入的首地址为基址,向增加的方向扩展(Fast Fourier Transform subroutine RAM space required to input the first address of the site was to increase the direction of expansion)
    2005-08-03 16:04:51下载
    积分:1
  • MTKhardwaretraing
    MTK平台硬件培训MTK平台硬件培训MTK平台 GSM双频手机接收信号 处理流程MTK平台 GSM双频手机接收信号 处理流程 (MTK platform hardware training platform hardware training MTK MTK GSM dual-band mobile phone platform to receive the signal processing)
    2010-08-05 00:12:33下载
    积分:1
  • FM_T
    一个简单的FM调制模块,FM发射,用Verilog编写,基于Xilinx SPARTAN6 XC6LX9开发(A simple FM modulation modules for FM transmitter, using Verilog prepared, based on XILINX SPARTAN6 XC6LX9 Development)
    2020-11-25 20:19:32下载
    积分:1
  • verilog HDL 写的LMS滤波器
    verilog HDL 写的LMS滤波器-LMS filter using verilog HDL language
    2022-05-28 16:08:42下载
    积分:1
  • matlab
    真是基于matlab的QPSK,格雷码,瑞利衰减信道,加性高斯白噪声仿真(Really based on matlab QPSK, Gray code, Rayleigh fading channel additive white Gaussian noise simulation)
    2021-03-16 22:39:21下载
    积分:1
  • Verilog版的C51核(OC8051)
    Verilog版的C51核(OC8051)-Verilog version of the C51 core (OC8051)
    2022-04-30 06:36:25下载
    积分:1
  • uart2spi-master
    说明:  this code works with spi and uart interfaces.
    2020-07-21 21:10:59下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载