登录
首页 » VHDL » fpga clock design, the information is better, for your reference, non

fpga clock design, the information is better, for your reference, non

于 2022-10-20 发布 文件大小:2.70 kB
0 88
下载积分: 2 下载次数: 1

代码说明:

fpga clock 设计,资料较好,供大家参考,非商用目的哦-fpga clock design, the information is better, for your reference, non-commercial purposes Oh

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • breath
    利用verilog写的PWM 程序,来实现产生呼吸灯的效果。(Using xerilog to generate breathing lamp)
    2020-06-17 04:40:01下载
    积分:1
  • XadcMicroblaze-master
    用zynq实现片内的数模转换,基于最新的zynq平台(zynq xadc on FPGA arm)
    2020-06-21 12:00:02下载
    积分:1
  • 编码器程序
    用于编码器计数,速度能够达到5ms/1圈,速度很快,而且杂波也很好,能够准确应用。已应用在工程中很多年
    2022-01-25 17:17:23下载
    积分:1
  • 3Code_for_Medx
    3x3中值滤波器的FPGA实现现(VERILOG)可直接使用。 (3x3 median filter FPGA implementation of the present (VERILOG) can be used directly.)
    2012-07-30 00:49:45下载
    积分:1
  • 8 位加法器
    有一个 8 位全加器 VHDL 代码。我测试该代码在协同,看到了这段代码的工作。
    2022-04-21 11:16:03下载
    积分:1
  • BBTHG_II_t_x
    KDP晶体二倍频与三倍频;基于耦合波方程组;已于实验结果校核 (Sum Frequency in KDP)
    2021-03-16 11:39:21下载
    积分:1
  • VGA_test
    说明:  基于FPGA设计的一段测试VGA接口的VHDL小程序\功能为在显示器上间隔显示横条、竖条以及棋盘格等彩条信号,希望对初学FPGA驱动VGA接口的电子爱好者有用(FPGA-based design of a VGA interface VHDL test applet \ functions for the intervals shown in the display bar, vertical bars and checkerboard patterns and other signals of color, hope for beginners FPGA VGA interface driver useful for electronic enthusiasts)
    2010-04-06 11:26:58下载
    积分:1
  • 宝宝挂
    最新热血江湖外挂,需要的可以下载,游戏开心热血江湖应用辅助(Yulgang latest plug-in needed to download, games happy))
    2020-06-23 09:20:02下载
    积分:1
  • AXI-HP-PDMAPGIC
    本文参考了Xilinx 官方文档UG873,“System Design Using Processing System High Performance Slave Port”。主要实现了PL 中AXI CDMA IP 与PS 部分HP64bit 从接口集成。 本例中AXI CDMA 部分扮演主机,从PS 部分DDR 系统内存中源缓冲区拷贝一列数据到目 的缓冲区。可以分别采用裸机工程和基于Linux 的应用软件来实现功能。(This reference to the official document Xilinx UG873, " System Design Using Processing System High Performance Slave Port" . The main achievement of the PL in AXI CDMA IP interface integration with PS part HP64bit. In this example AXI CDMA part to play host, a copy of a column of data into the destination buffer section PS source DDR system memory buffer. Can respectively bare engineering and Linux-based applications to achieve functional.)
    2014-12-23 10:27:24下载
    积分:1
  • 016_versat_updown_counter
    说明:  Verilog实现的加减法功能计数器,通过独立的自增自减信号控制计数器进行自增计数和自减计数(Function counter of addition and subtraction implemented by Verilog)
    2019-11-27 23:16:27下载
    积分:1
  • 696518资源总数
  • 106155会员总数
  • 8今日下载