登录
首页 » VHDL » 6通道正弦波发生器,产生频率,相位,幅值都可调的正弦波形...

6通道正弦波发生器,产生频率,相位,幅值都可调的正弦波形...

于 2022-10-22 发布 文件大小:1.74 kB
0 90
下载积分: 2 下载次数: 1

代码说明:

6通道正弦波发生器,产生频率,相位,幅值都可调的正弦波形-6-channel sine wave generator, resulting in frequency, phase, amplitude of the sinusoidal waveform are adjustable

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SAR-ADC
    Complete Successive approximation Analog to digital converter along with the source code
    2013-04-21 23:42:03下载
    积分:1
  • shudianshiyan
    数字电路与逻辑设计实验编程,包含多功能电子钟程序,实用,简易(Digital circuits and logic design experiments programming, including multi-function electronic clock procedures, practical, simple)
    2011-07-07 08:52:13下载
    积分:1
  • NumClock
    基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括:基本功能——以数字形式显示时、分、秒的时间,小时计数器为同步24进制,可手动校时、校分;扩展功能——仿广播电台正点报时,任意时刻闹钟(选做),自动报整点时数(选做);其它扩展功能——显示年月日(能处理大月小月,可手动任意设置年月日),秒表(包括开始、暂停和清零)。(based Altera FPGA series (Cyclone EP1C3T144C8) , Verilog HDL, MAX7219 Digital Display chips, 4x4 matrix keyboard, TDA2822 chip power amplifier and loudspeakers of the "Electronic Circuit Design)
    2021-01-16 22:18:50下载
    积分:1
  • commutator
    使用FPGA实现三相直流无刷电机换相,该程序可以使用(Use FPGA to realize the three-phase brushless DC motor commutation, the program can use)
    2014-05-26 22:34:32下载
    积分:1
  • ALTERA NIOS处理器实验,编程环境是QUARTUS,在NIOS SHELL下编译实现功能。实验USB接口...
    ALTERA NIOS处理器实验,编程环境是QUARTUS,在NIOS SHELL下编译实现功能。实验USB接口-Altera NIOS processor experiments, programming environment is QUARTUS in NIOS SHELL compiler functionality. Experimental USB interface
    2022-05-25 15:09:52下载
    积分:1
  • rtl_DRAM
    本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.(program for the use of the Verilog language to write the control of DRAM control module, be easy to control DRAM IC, the program has been systematically verified.)
    2006-12-05 11:31:42下载
    积分:1
  • 基于FPGA的六路抢答器
    设计一个可供6组参赛选手使用的抢答器,具体要求如下:1)  可容纳6组参赛者的数字智能抢答器,每组设置一个抢答按钮供抢答者使用;2)  电路具有第一抢答信号的鉴别和锁存功能;3)  设置计分电路4)  设置犯规电路。顶层设计使用图形模块连线搭建,顶层功能模快均使用VHDL语言编写
    2023-01-01 02:30:03下载
    积分:1
  • saa7113_vhdl-config
    saa7113_配置.SAA7113视频解码系列芯片的一种,8位彩色配置(saa7113_ configuration. SAA7113 video decoder chips in an 8-bit color configuration)
    2013-11-26 08:57:58下载
    积分:1
  • Verilog implementation USB program, open the project file with the ISE can be
    Verilog实现的USB程序,用ISE打开工程文件即可-Verilog implementation USB program, open the project file with the ISE can be
    2022-01-21 21:28:31下载
    积分:1
  • abi123
    encoding and decoding of audio signal
    2013-02-02 18:59:16下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载