登录
首页 » VHDL » VHDL产生时钟50分频程序,供初学者参考

VHDL产生时钟50分频程序,供初学者参考

于 2022-03-06 发布 文件大小:794.07 kB
0 179
下载积分: 2 下载次数: 1

代码说明:

VHDL产生时钟50分频程序,供初学者参考-VHDL generated clock frequency of 50 procedures, the reference for beginners

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • WORK
    运用VC编程的带LCD显示的信号发生器可用三个开个调节输出三个波形(Signal generator can be used three to open a regulator output waveform using VC programming with LCD display)
    2013-03-02 16:13:27下载
    积分:1
  • N25Q128A13E_3V_MicronXIP_VG12.tar
    NOR FLASH CONTROLLER
    2018-03-04 06:47:17下载
    积分:1
  • spi_slave
    xilinx 平台的SPI从接口实现源码,供参考学习(used xilinx,slave-spi interface.)
    2019-04-21 12:08:29下载
    积分:1
  • Advanced FPGA Design Architecture, Implementation, and Optimization
    Advanced FPGA Design Architecture, Implementation, and Optimization
    2022-02-05 23:31:15下载
    积分:1
  • FFT的VHDL代码
    FFT VHDL code
    2022-08-24 16:05:15下载
    积分:1
  • 移位寄存器。verilog VHDL
    shift register. vhdl verilog
    2023-06-29 10:50:03下载
    积分:1
  • failed to translate
    用于FPGA实现单总线测温电阻DS18b20时序。在xilinx spartan 3中试过。-failed to translate
    2022-01-20 22:48:28下载
    积分:1
  • 实现dds功能,利用quartus软件, 子模块包括加法器,锁相环,date...
    实现dds功能,利用quartus软件, 子模块包括加法器,锁相环,date-rom 利用原图将各模块综合,利用ps2键盘控制频率及相位。-Dds realize functions, using Quartus software, sub-modules including the adder, phase-locked loop, date-rom image to the module using integrated, using ps2 keyboard to control the frequency and phase.
    2022-01-26 04:52:55下载
    积分:1
  • 20753
    基于VHDL的FPGA开发快速入门·技巧·实例 ,电子工程师创新设计必备宝典系列之FPGA开发全攻,未来,FPGA 开 发能力对工程师而言将成为类似C 语言的基础能力之一,面对这样的发展趋势,你还能简单地将FPGA 当成一种逻辑器件吗?还能对FPGA 的发展无动于衷吗?(基于VHDL的FPGA开发快速入门·技巧·实例 )
    2013-12-19 09:33:31下载
    积分:1
  • RS编码在FPGA上实现的理论和方法,对设计RS编码很有帮助,且FOGA资源占有少...
    RS编码在FPGA上实现的理论和方法,对设计RS编码很有帮助,且FOGA资源占有少-RS coding in the FPGA to achieve the theory and method useful for design RS encoding, and possession of less FOGA resources
    2022-05-07 12:16:18下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载