登录
首页 » VHDL » VHDL产生时钟50分频程序,供初学者参考

VHDL产生时钟50分频程序,供初学者参考

于 2022-03-06 发布 文件大小:794.07 kB
0 167
下载积分: 2 下载次数: 1

代码说明:

VHDL产生时钟50分频程序,供初学者参考-VHDL generated clock frequency of 50 procedures, the reference for beginners

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dds正弦发生器代码
    讲述了dds直接数字频率合成的基本原理,同时用VHDL语言编写dds原代码用于生成正弦波,并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果(described dds direct digital frequency synthesis of the basic tenets addition to the use of VHDL prepared dds source used to produce sine, and ISE development platform for simulation and verification MATLAB sine wave output)
    2005-04-21 08:04:15下载
    积分:1
  • 设计并制作一个14键单音电子琴预先存入一些曲谱电路在4Hz的时钟控制下自动播放 通过220V电源适配器给电路提供工作电源...
    设计并制作一个14键单音电子琴预先存入一些曲谱电路在4Hz的时钟控制下自动播放 通过220V电源适配器给电路提供工作电源-Design and production of a 14-key electric piano tone into a number of music scores advance in 4Hz clock circuit under the control of automatic play through 220V power adapter to provide power to the circuit
    2022-02-12 16:37:51下载
    积分:1
  • f500
    verilog coding for butterworth filter with cut off frequency with 500hz
    2014-02-19 15:37:09下载
    积分:1
  • JTAG
    边界扫描技术相关资料,含各个模块的介绍。很有参考价值。(JTAG TAG CONTROLLER)
    2016-02-24 19:10:03下载
    积分:1
  • 参数化FFT源代码,点数和位宽可变,内附testbench和说明文档
    参数化FFT源代码,点数和位宽可变,内附testbench和说明文档-parameters of the source code FFT, counting and variable bit-enclosing testbench and documentation
    2022-02-20 03:06:01下载
    积分:1
  • msk_mod_demod
    该程序实现最小频移键控信号的调制解调,经测试无误。(The program implements minimum shift keying signal modulation and demodulation, tested and correct.)
    2013-10-14 23:02:39下载
    积分:1
  • 15x15mul
    自己写的布斯4算法的华莱士树无符号数乘法器,3-2压缩,亲测可用(Wallace wrote the number 4 Booth algorithm unsigned multiplier, 3-2 compression, pro-test available)
    2016-06-12 16:41:10下载
    积分:1
  • jiaotongdeng
    数字电路课程设计,用VHDL实现交通灯的控制(Digital circuit design using VHDL control of traffic lights)
    2014-06-16 18:26:53下载
    积分:1
  • pylori
    A VANET research program
    2012-08-23 21:50:13下载
    积分:1
  • verilog-code-style-specification
    企业用verilog代码风格规范 本规范规定了IC设计项目开发过程中VerilogHDL源代码的编写总则、要求及模板文件。(Enterprises with verilog code style guide for the preparation of this specification General IC design project development process VerilogHDL source code, requirements and template files.)
    2015-05-31 16:06:37下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载