登录
首页 » VHDL » ALTERA NIOS处理器实验,QUARTUS下用VHDL编译成处理器,然后NIOS SHELL下C 语言运行。实验SRAM和DMA调度...

ALTERA NIOS处理器实验,QUARTUS下用VHDL编译成处理器,然后NIOS SHELL下C 语言运行。实验SRAM和DMA调度...

于 2022-11-04 发布 文件大小:33.76 kB
0 37
下载积分: 2 下载次数: 1

代码说明:

ALTERA NIOS处理器实验,QUARTUS下用VHDL编译成处理器,然后NIOS SHELL下C 语言运行。实验SRAM和DMA调度-Altera NIOS processor experiments QUARTUS using VHDL compiler into processor, then NIOS SHELL C language runtime. Experimental SRAM and DMA Scheduling

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • xapp460
    说明:  利用FPGA实现TMDS接口标准,可用于DVI以及HDMI接口的FPGA实现(含文档)(Video Connectivity Using TMDS I/O in Spartan-3A FPGAs)
    2021-04-13 11:48:56下载
    积分:1
  • vhdl 语言实现Rs232
    Altera DE2 上使用 vhdl 语言设计 RS232 控制器。这是一个串口模块可用于嵌入系统。
    2022-03-09 23:32:48下载
    积分:1
  • 3M
    说明:  在FPGA实验操作系统实现ASK,FSK,PSK的调制解调,基带信号由M序列发生器产生,经过AD模块在示波器上进行显示,精油DA模块在同一块实验板上进行解调操作,生成信号控制LED灯的亮灭,并与调制输出信号在示波器上同时展示,并进行对比。基带信号为3MHz。(In the FPGA operating system experiment implementation ASK, FSK, PSK modulation and demodulation of the baseband signal generated by the M sequence generator, through the AD module on the oscilloscope display module, oil DA demodulation operation in the same block experiment board, the signal generation control LED lights off, and the modulated output signal displayed on the oscilloscope at the same time, and compared.)
    2018-02-09 20:07:01下载
    积分:1
  • 16快速乘法器的VHDL
    VHDL语言实现的16位快速乘法器-VHDL of 16 rapid Multiplier
    2022-04-08 00:45:42下载
    积分:1
  • navigation
    Ship navigation project
    2014-12-04 18:58:16下载
    积分:1
  • MIPS
    Top level Architecture of MIPS Processor
    2009-08-17 21:08:17下载
    积分:1
  • Fun little FPGA that plays a portion of Habanera
    Fun little FPGA that plays a portion of Habanera
    2022-03-20 13:10:02下载
    积分:1
  • 改变盒FPGA DE2
    Alter kit FPGA de2-35 This project shows a cascade motion through board leds.-Alter kit FPGA de2-35 This project shows a cascade motion through board leds.
    2022-03-06 03:51:32下载
    积分:1
  • altera嵌入式设计大赛文章,车载cots设计实现
    altera嵌入式设计大赛文章,车载cots设计实现-Embedded Design Contest altera article, cots Car Design
    2022-05-20 14:21:28下载
    积分:1
  • 异步FIFO
    自己编写的同步和异步FIFO的verilog代码,验证过,有可靠性(Verilog code of my own synchronous and asynchronous FIFO, verified,and reliable.)
    2020-07-03 07:00:02下载
    积分:1
  • 696524资源总数
  • 103930会员总数
  • 47今日下载