登录
首页 » Verilog » 异步fifo_MSB

异步fifo_MSB

于 2022-11-21 发布 文件大小:687.79 kB
0 125
下载积分: 2 下载次数: 1

代码说明:

异步fifo,实现的方法是MSB,满足慢时钟域到跨时钟域的数据传输,也满足快时钟域到慢时钟域的数据传输。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • exp8
    浙江大学体系结构实验课代码 实现5级流水线带有停顿,旁路和控制竞争的处理。(Experimental Architecture, Zhejiang University course code with a pause 5-stage pipeline, bypassing the treatment and control of competition.)
    2020-09-26 12:07:46下载
    积分:1
  • ADC实验
    基于stm32开发平台的,模拟ad采样程序设计,可直接下载使用(stm32 zhijiexiazaishiyong)
    2018-02-02 00:32:43下载
    积分:1
  • 如何提取嘴唇检测
    你好 附上有不同的图像搜索可用的链接的所有图像。
    2022-09-28 16:50:04下载
    积分:1
  • test_vhdl
    vhdl测试程序,用于初雪者熟悉hdl的具体语法应用。比较简单了。(VHDL test procedure for the First Snow hdl who are familiar with the application of specific syntax. A relatively simple.)
    2009-01-09 18:25:34下载
    积分:1
  • 基于MAX485芯片的RS485通信Verilog代码
    经过FPGA调试,可以运行。但是不同版本的Quarters软件,在仿真编译上会有问题,可以引用源码,自己再修改设计。此方案只是简单的设计方案,可以在此基础上增加更详细的功能,仅供初学者参考设计。
    2022-02-11 20:45:57下载
    积分:1
  • 100vhdlsimple
    说明:  100个vhdl例子,对初学者很有用,可以用MAX+PLUS 2来编译仿真的(100 vhdl example, useful for beginners, you can use the MAX+ PLUS 2 to compile the simulation)
    2010-05-02 10:01:58下载
    积分:1
  • fpga_dsp_simple
    dsp和fpag通信的测试程序,包含整个工程和signaltap测试信号。(the the dsp and fpag communications test procedures, including the entire the engineering and signaltap test signal.)
    2013-04-14 15:17:20下载
    积分:1
  • MUX
    Multipleksor 3 to 1 - 3x1bit in, 1x1bit out
    2013-09-18 16:21:25下载
    积分:1
  • Altera_Audio
    针对Altera的DE2/ DE1交互板的音频核心的音频编解码器(编码器/解码器),并提供了音频输入和输出的接口。(The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and output.)
    2015-04-01 22:21:49下载
    积分:1
  • PMW风扇驱动
    该模块依据输入的温度,来自动调整PWM输出的占空比,从而进行CPU散热风扇的智能调速,温度需要上层软件往该模块中下发。
    2022-07-18 05:43:14下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载