登录
首页 » Verilog » DMA_controller

DMA_controller

于 2022-09-18 发布 文件大小:1.31 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

dma传输控制程序,Verilog编写,通过编译,完全可用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • encode
    RS(255,223)编码器,已实际运用到产品中(RS (255,223) encoder has actually applied to products)
    2021-05-13 00:30:02下载
    积分:1
  • rtcclock_latest.tar.gz
    应用背景Project: A Wishbone Controlled Real--time Clock Core Purpose: Implement a real time clock, including alarm, count--down timer, stopwatch, variable time frequency, and more.关键技术基于FPGA的用verilog编写的时钟模块,具有时间计数,闹铃,以及计数器功能!具有很好的学习和使用价值。基于FPGA的用verilog编写的时钟模块,具有时间计数,闹铃,以及计数器功能!具有很好的学习和使用价值。
    2022-01-24 16:17:40下载
    积分:1
  • 20190718 - Copy
    this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device
    2020-06-21 21:20:02下载
    积分:1
  • USB_devide
    利用最新的嵌入式开发工具EDK,在FPGA 中完成对PDIUSBD12 的硬件定制和固件编程,从而在FPGA 中实现U S B 控制器, 并最终完成U S B 的枚举过程、驱动程序的开发和简单的应用。(Using the latest embedded development tools, EDK, in the FPGA completes its PDIUSBD12 custom hardware and firmware programming, in order to realize USB controller in the FPGA, and ultimately complete the USB enumeration process of driver development and simple应用.)
    2007-10-04 16:27:44下载
    积分:1
  • 24小时计时时钟
    说明:  实现24小时计时,因为位数不够,这里是12进位,可自行调整进位数(Realize 24-hour timing, because the number of digits is not enough, here is 12 carry, you can adjust the carry number by yourself.)
    2020-06-23 19:40:01下载
    积分:1
  • multiplier.tar
    用vhdl实现的booth算法乘法器,包含了multiplexer和rca adder,同时提供了一个测试文件,modelsim测试通过(Algorithm with a booth multiplier vhdl implementation, including a multiplexer and rca adder, while providing a test file, modelsim test pass)
    2021-04-14 13:18:55下载
    积分:1
  • 充分验证的iic
    充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。  
    2022-04-18 13:14:21下载
    积分:1
  • FIR 滤波器
    这是FIR滤波器实现参数化的数据位宽,cofficients和数据的定点宽度和阶滤波器。
    2023-05-17 19:25:02下载
    积分:1
  • StopWatch
    This is a simple verilog code for stopwatch undre xlinx ISE webpack based for NEXYS3 board.
    2013-10-04 00:53:49下载
    积分:1
  • AD_sample
    AD采集模块,设计模块采集AD5270的输出数据(AD Collection module Design module to collect the output data of AD5270 )
    2020-11-18 16:19:39下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载