登录
首页 » VHDL » FFT处理器,FPGA的设计,适用于信号处理技术参考…

FFT处理器,FPGA的设计,适用于信号处理技术参考…

于 2022-12-05 发布 文件大小:199.54 kB
0 151
下载积分: 2 下载次数: 1

代码说明:

FFT处理器的FPGA设计方法,适合做信号处理的技术人员参考,用FPGA实现-FFT processor, FPGA design, suitable for signal processing technology for reference, using FPGA to achieve

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Data Encryption Standard or DES
    加密已经成为我们生活的一部分,我们
    2022-04-28 04:42:22下载
    积分:1
  • XadcMicroblaze-master
    说明:  用zynq实现片内的数模转换,基于最新的zynq平台(zynq xadc on FPGA arm)
    2020-06-21 12:00:02下载
    积分:1
  • 基于DE2-70开发板的VGA接口实现程序
    基于DE2-70开发板的VGA接口实现程序,可在VGA屏幕上显示800*600分辨率的图像,刷新频率60Hz
    2022-03-12 13:00:51下载
    积分:1
  • vga_interface_requiring_core_regeneration
    vga interface with text rom. font size 80x40. core need core regeneration.
    2013-05-19 02:09:10下载
    积分:1
  • ECHO_DE2
    Very good info. for RS-232 echo VHDL code .
    2008-05-31 00:41:53下载
    积分:1
  • 可重构 fir 滤波器 vhdl 代码
    这是用 vhdl 语言编码的可重构的 fir 滤波器设计 fir 滤波器的实现代码
    2022-06-13 16:25:01下载
    积分:1
  • VHDL_programs
    VHDL programmes for basic digital circuits. begineers can learn easily
    2013-09-28 13:46:58下载
    积分:1
  • Verilog
    32位存储器Verilog附带test文件,可以在modulesim仿真 还有加法、减法器,译码器等常用Verilog器件,都附带仿真test。(Memory test with Verilog)
    2010-07-17 17:20:00下载
    积分:1
  • 速率发生器
    应用背景通用模块,以产生可重构的源时钟频率的传输速率。该模块可用于UART,自定义串口协议等。提供一个时钟发生器模块产生可选 ;-波特利率和;——时钟源(可选择分因素) ;还产生接收 ;——时钟的16倍,8倍,倍,倍的传输波特率 ;关键技术UART,VHDL,FPGA,CPLD programmanle逻辑器件。设备无关的代码
    2023-01-24 03:05:04下载
    积分:1
  • cic_dec_8_five
    CIC抽取滤波器,抽取系数8,verilog版本,用于数字下变频(CIC decimation filter, extraction coefficient of 8, verilog version, for digital down-conversion)
    2010-03-02 12:53:31下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载