网站首页

LineBuffer仿真

于 2022-12-06 发布文件大小:4.42 MB

 0  128

下载积分: 2 下载次数: 1

我要下载

代码说明：

在Verilog的编写中，IP核的调用会使项目的开发更加方便快捷，对于初学者来说，IP核调用很抽象，通过一个具体的简单的的例子可以使大家更清晰明了的理解IP核的调用，对Verilog的学习是有帮助的。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sha1_v01
基于FIPS 180-4标准的SHA-1算法的verilog HDL实现，分模块分别实现(FIPS 180-4 standard SHA-1 algorithm-based verilog HDL sub-modules, respectively, to achieve)

2012-09-20 14:57:19下载

积分：1
multiplier_interface
verilog 写的工程，是个基于流水线的乘法器(verilog write the works, is based on a pipelined multiplier)

2012-09-21 10:04:54下载

积分：1
music
说明：是用VHDL语言编写的乐曲演奏程序，详细的写了各个模块的子程序(VHDL language is the music playing program)

2009-08-17 08:52:31下载

积分：1
VHDL
控制电话信令完成忙碌等待回铃音振铃等(Signaling complete control over telephone ring so busy waiting ringback tone)

2010-10-22 20:11:38下载

积分：1
PERI4-DM9000A
基于FPGA的DM9000A芯片的网络数据采集系统，基于NIOS架构，c语言编程，资料齐全，包含不止5个源程序，绝对受用！(FPGA-based the DM9000A chip network data acquisition system based on NIOS architecture, c programming language, the information is complete, contains more than 5 source code is absolutely good enough!)

2020-09-16 16:57:55下载

积分：1
基于ep4ce22的verilog串口程序
基于ep4ce22的verilog串口程序，可发送24bit，希望能给大家提供帮助。

2022-05-30 03:01:25下载

积分：1
mealyfsm sequence detector
有限状态机（FSM）或有限状态自动机（复数：自动机），或简称状态机，是用于设计计算机程序和时序逻辑电路的计算数学模型。它被认为是一个抽象的机器，可以处于有限个状态之一。机器一次只处于一种状态；它在任何给定时间处于的状态称为当前状态。当tr启动时，它可以从一种状态改变到另一种状态

2022-01-30 11:45:29下载

积分：1
usb_test
Cypress USB 的主从FPGA 控制实现代码(USB controller)

2012-10-09 10:39:52下载

积分：1
TLC5615 FPGA(EP2C08)
用Verilog硬件语言驱动TLC5615 DAC芯片,可输出方波,并且频率可调

2023-08-22 20:10:05下载

积分：1
可编程波发生器
这是波发生器的顶层。它直接实例化 I/O 垫和实现设计所需的所有子模块。

2023-01-25 04:20:04下载

积分：1

696518资源总数
105908会员总数
30今日下载

LineBuffer仿真

0 个回复

热门标签

热门下载