登录
首页 » Verilog » LineBuffer仿真

LineBuffer仿真

于 2022-12-06 发布 文件大小:4.42 MB
0 152
下载积分: 2 下载次数: 1

代码说明:

在Verilog的编写中,IP核的调用会使项目的开发更加方便快捷,对于初学者来说,IP核调用很抽象,通过一个具体的简单的的例子可以使大家更清晰明了的理解IP核的调用,对Verilog的学习是有帮助的。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • source
    altera DDR3 逻辑测试代码,这是工程实际调试好的代码,保证能用。(altera DDR3 vhdl code)
    2020-12-21 20:49:08下载
    积分:1
  • PS2_verilog基于ps2的接口,对于刚接触FPGA是个很好的选择
    PS2_verilog基于ps2的接口,对于刚接触FPGA是个很好的选择,PS2_verilog基于ps2的接口,对于刚接触FPGA是个很好的选择
    2022-02-20 06:07:15下载
    积分:1
  • 1
    说明:  VGA图像显示,可实现图片和实现移动功能(VGA image display, enabling images and moving functions to achieve)
    2014-07-03 11:17:12下载
    积分:1
  • sdram_epm570_uart
    基于CPLD芯片EPM570的verilog hdl串口程序(the UART verilog hdl code based on CPLD chip-- EPM570)
    2014-06-03 20:27:45下载
    积分:1
  • uart code dsdlab with my clock code
    uart代码dsdlab与我的时钟代码.it是一个用于实现uart设计的verilog代码代码。这个是数字系统设计实验室的实践。
    2022-09-14 16:00:03下载
    积分:1
  • verilog2
    Learning Verilog Chinese Version Part 2
    2012-06-15 03:24:15下载
    积分:1
  • FPGA
    Verilog 我认为写的非常好的细节书(Verilog In my opinion written details of the book)
    2012-10-03 10:10:46下载
    积分:1
  • 完整SD控制器!支持文件系统。
    32-bit Wishbone Interface • DMA • Buffer Descriptor • Compliant with SD Host Controller Spec version 2.0 • Support SD 4-bit mode • Interrupt-on-completion of Data and Command transmission • Write/Read FIFO with variable size • Internal implementation of CRC16 for data lines and CRC7 for command line Wishbine 总线使用。完整的SD卡控制器,支持文件系统,高速传输。
    2023-05-06 18:00:02下载
    积分:1
  • verilog七段数码管
    基于xilinx公司的basys3做的项目,利用一个拨码开关控制,开关状态分别正序倒序显示1234
    2022-06-13 14:14:48下载
    积分:1
  • dingshi
    定时器加数码管显示源码,以及test bench测试模块源码,经modelsim仿真结果正确(Timer plus digital display source code, and test bench test module source code, by modelsim simulation results are correct)
    2013-07-27 10:34:41下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载