-
simple code of some kind of base decoder
based on verilog
simple code of some kind of base decoder
based on verilog
- 2022-01-26 06:31:39下载
- 积分：1
-
CircuitDesignwithVHDL[1]
这主要是学习vhdl和fpga设计的一些资料(study for vhdl and fpga)
- 2009-05-13 09:31:26下载
- 积分：1
-
S05_example_Network
vivado lwip 应用文档 基于zynq 7020(vivado lwip example text of zynq)
- 2020-06-17 11:40:02下载
- 积分：1
-
利用fpga实现的DDS，可输出正弦波，输出频率可调
利用fpga实现的DDS，可输出正弦波，输出频率可调-FPGA realization of the use of DDS, sine wave output, output frequency adjustable
- 2022-01-28 18:28:31下载
- 积分：1
-
mac
mdio配置BCM5461，实现PHY初始化及通信相关寄存器的配置(mdio configure PHY)
- 2014-11-16 13:30:27下载
- 积分：1
-
fsk调制与解调，此程序经过验证，可以运用，通讯方面的同学可以用...
fsk调制与解调，此程序经过验证，可以运用，通讯方面的同学可以用-FSK modulation and demodulation, this procedure has been verified and can use communications students can use
- 2022-01-26 06:28:59下载
- 积分：1
-
十字路
控制路线和街道交叉口的简单程序，路线优先，街道上有车辆检测器；
- 2022-03-04 07:16:26下载
- 积分：1
-
一个简单的总线bus代码，初学者可以借鉴学习
一个简单的总线bus代码，初学者可以借鉴学习-A simple bus-bus code, beginners can learn to learn
- 2022-04-24 12:38:35下载
- 积分：1
-
FPGASPI
FPGA SPI 主要模块全部涵盖 时序解释 与DSP通信(FPGA SPI Timing interpretation covering all main modules communicate with the DSP)
- 2020-12-09 13:49:20下载
- 积分：1
-
zong
说明： quartusII 9.1，位同步提取电路，可以实现位同步时钟提取，其中包括分频器，和由D触发器以及与门组成的鉴相器模块。(Quartus II 9.1, bit synchronous extraction circuit, can realize bit synchronous clock extraction, including frequency divider, phase discriminator module composed of D trigger and and gate.)
- 2020-01-11 13:40:31下载
- 积分：1
