-
jk-filpflop
这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化 其中的jk文件是up down运算都符合的(This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met)
- 2013-11-19 11:43:07下载
- 积分：1
-
modelsim的一个非常好的教程，有程序源码，PPT，word教程
modelsim的一个非常好的教程，有程序源码，PPT，word教程-ModelSim
- 2022-03-23 03:52:36下载
- 积分：1
-
UART_generator
UART自适应波特率发生器，其中是以文档的形式来介绍怎样实现UART波特率发生器的实现(Adaptive UART baud rate generator, which is in the form of a document to describe how to achieve the realization of UART baud rate generator)
- 2009-12-23 12:10:03下载
- 积分：1
-
FPGA代码，Designing_with_Quartus_II_Exercises_Ver11_v4_2.doc
FPGA代码，Designing_with_Quartus_II_Exercises_Ver11_v4_2.doc-FPGA code Designing_with_Quartus_II_Exercises_Ver1 1_v4_2.doc
- 2023-03-14 03:35:04下载
- 积分：1
-
基于FPGA的八位RISC CPU的设计
基于FPGA的八位RISC CPU的设计-FPGA-based RISC CPU design eight ....
- 2022-04-07 11:51:38下载
- 积分：1
-
用VHDL写的计算器，实现加减功能以及ＶＧＡ显示功能，适合VHDL初学者使用。...
用VHDL写的计算器，实现加减功能以及ＶＧＡ显示功能，适合VHDL初学者使用。-VHDL write calculators, Modified functions and achieve VGA display, VHDL for beginners.
- 2022-06-12 21:10:47下载
- 积分：1
-
bhas
this is a vhdl program...
- 2013-08-17 23:30:56下载
- 积分：1
-
C-V2X-master
说明： LTE is an abbreviation for Long Term Evolution.
- 2019-06-29 01:08:09下载
- 积分：1
-
dds算法的fpga实现 altera
根据不同设置，输出不同频率的信号源...
dds算法的fpga实现 altera
根据不同设置，输出不同频率的信号源-dds algorithm to achieve fpga set according to different altera, the output of the signal source at different frequencies
- 2022-03-02 02:14:19下载
- 积分：1
-
docs
papers based on distributed arithmetic.
- 2014-02-06 16:17:09下载
- 积分：1
