-
1K SRAM独立的读写端口，Verilog代码的ASIC设计
1K SRAM，安排字的32位，独立的读写端口，ASIC设计Verilog代码 采用偶校验对1的计数。 还带有测试平台
- 2022-02-07 13:55:18下载
- 积分：1
-
ad数模转换
基于ad7470，ad5331的数模转换和模数转换的采集系统，已通过modelsim和quartus验证，输入0到2.5v的正弦波波形，转换输出通过采集卡的波形基本类似。
- 2022-09-22 14:55:03下载
- 积分：1
-
uart
9针的rs232与fpga之间的串口通信源程序(Rs232 9 pin serial communication with the source between fpga)
- 2011-08-22 17:57:52下载
- 积分：1
-
TCD1254FGF_Drive
基于FPGA Verilog驱动线性TCD1254GFG传感器驱动程序，驱动频率2MHz，帧率333帧每秒，曝光时间调节范围0-3000us，带数据读取时序1MHz。(The driver of linear TCD1254GFG sensor is driven by Verilog based on FPGA. The driving frequency is 2MHz, the frame rate is 333 frames per second, the exposure time adjusting range is 0-3000us, and the reading time sequence is 1MHz.)
- 2018-08-25 11:19:53下载
- 积分：1
-
ppmencoder
一个八位的并行输入，串行输出的编码器；带有开头结尾帧。(It is an encode with eight palallel input and a serial output.)
- 2020-11-23 01:19:34下载
- 积分：1
-
跨时钟域数据传输--经典结绳法
资源描述
说明： 结绳模块(Pluse2Toggle): 负责延长待采样信号
同步模块(Synchronization)：负责双触发器锁存
解绳模块(Toggle2Pluse)： 负责将长信号转换成脉冲信号
支持信号从快时钟域到慢时钟域，也支持信号从满时钟域到快时钟域，
- 2022-02-27 06:40:32下载
- 积分：1
-
22WALSH
1、掌握WALSH码产生的原理和WALSH码的特性。
2、掌握WALSH码的产生和特性分析的软件仿真。
3、掌握WALSH码的硬件产生方法。
(1, master code WALSH WALSH code generation principles and characteristics. 2, master WALSH code generation and characterization of the software simulation. 3, master code WALSH hardware generation approach.)
- 2020-07-03 08:40:01下载
- 积分：1
-
fulladd
this files in Quartus2 are fulladder
- 2016-05-17 16:38:42下载
- 积分：1
-
SD-Host-Controller-master
说明： sd卡的verilog代码，包含一些sd卡例程(SD card Verilog code, including some SD card routines)
- 2021-04-29 13:48:42下载
- 积分：1
-
RapidIO_avalonst
RapidIO：使用Avalon-ST直通接口的实现方法，可以在fpga上实现(rapidio altera)
- 2017-05-31 22:50:11下载
- 积分：1
