登录
首页 » Verilog » Verilog 加法器代码

Verilog 加法器代码

于 2022-12-23 发布 文件大小:1.15 kB
0 182
下载积分: 2 下载次数: 1

代码说明:

这是Verilog的加法器的代码。并且还包括:脉动进位加法器。我希望这将是对你有帮助。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • shuzizhongsheji
    有用的数字钟设计文档,有秒表、闹钟等模块,希望对大家有用!(JUST LEARN FROM IT!!ENJOY!)
    2013-07-18 11:02:24下载
    积分:1
  • error-detection-device
    使用Verilog语言编程,在Quartus ii 上实现的误码检测装置,并通过单片机将误码结果显示在LCD上。本代码具有一定的工程实践价值。(Using the Verilog language programming, implemented on the Quartus ii error detection device, and the result of errors by the microcontroller on the LCD display. The code has some value engineering practice.)
    2021-05-12 17:30:03下载
    积分:1
  • 位同步实验程序参考bitsynchro
    自己写的位同步实验程序参考,该算法需要发送和接收方的频率比较稳定时,可以很快地达到位同步,且十分稳定。位同步是通信技术的基础之一,希望对大家学习有所帮助。(The program is a reference used for bitsynchro writed by myself.When the both send s and receive s frequency are stable,the program can reach bitsynchro fastly.)
    2013-02-01 11:21:03下载
    积分:1
  • Netfpga full 213
    下一代无线通信系统功能高度动态配置,在那里的循环前缀长度变化的传输方式,框架结构,与更高级别的协议。
    2022-02-24 17:13:07下载
    积分:1
  • StandardSystemVerilog
    这本书主要描述了如何使用system Verilog 建立测试平台和行为级模型(This book will describe how to use the system Verilog test bench and the establishment of behavioral models)
    2010-05-12 10:35:54下载
    积分:1
  • HDB3
    FPGA实验_HDB3编码器设计(包含5个模块)(FPGA design experiments _HDB3 encoder (including 5 modules))
    2020-11-30 10:29:28下载
    积分:1
  • src
    用verilog实现ldpc最小和译码算法(This code is for the decode of MS-algorithm based on LDPC.)
    2018-02-27 14:13:46下载
    积分:1
  • TimingController
    能够实现 LCD时序驱动,通常cpu送出的信号为data bus信号,液晶屏幕并不能正常显示,需要lcd driver(LCD timing controller, usually cpu send out the data bus signal, so the lcd driver can t display normally, need the driver)
    2011-02-15 21:05:08下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • ug848-VC707-getting-started-guide
    vc707 board getting started guide
    2018-06-14 05:52:39下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载