-
通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
-Universal Serial Asynchronous Receiver Transmitter 8251 the Verilog HDL source code, through simulation.
- 2022-05-22 23:15:29下载
- 积分：1
-
5956474temperature
DS18b20 temperature sensor vhdl code
- 2010-07-04 03:46:44下载
- 积分：1
-
MID_FILTER
中值滤波算法的verilog实现，可用于相关算法在基于FPGA的嵌入式图像处理系统中。(Median filtering algorithm verilog realization available FPGA-based embedded image processing system.)
- 2015-03-16 19:36:18下载
- 积分：1
-
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), the digital technology in the field of communications is widely used, the cases described in VHDL as a PLL reference source has been tuned. Compiler synplicty.Fo (Q5) is the local output frequency. Objective is to extract data input clock signal (Q5), its frequency and data rate line, the clock rising edge of the data locked up and the descending; Top-level document is PLL.GDF
- 2022-02-01 22:27:36下载
- 积分：1
-
quartusii 三分频电路，大家帮参考一下，有什么问题
quartusii 三分频电路，大家帮参考一下，有什么问题-one-third of quartusii frequency circuit, refer to U.S. help, have any problem
- 2023-07-07 16:05:03下载
- 积分：1
-
FFT的VHDL源代码
FFT的VHDL源代码-fft vhdl source code
- 2022-03-19 15:02:56下载
- 积分：1
-
ASYNC_FIFO_SYNTH
This file contains async fifo design
- 2014-03-01 20:48:22下载
- 积分：1
-
_2FFT Algorithm
基_2FFT算法的FPGA设计与实现，适合做fpga的工程技术人员参考及设计-_2FFT Algorithm-based FPGA Design and Implementation for fpga to do engineering and design reference
- 2022-09-14 12:40:03下载
- 积分：1
-
quartus-and-modelsim-for-OFDM
说明： 关于quartus与modelsim 仿真(about quartus and modelsim simulator)
- 2011-04-03 18:29:56下载
- 积分：1
-
DE2_115_CAMERA
d5m的DE2驱动Verilog HDL (d5m driven on DE2 by Verilog HDL )
- 2020-07-09 20:38:55下载
- 积分：1
|
联系客服（QQ：3324461878）
