-
基于Verilog的32位CRC校验
基于Verilog语言的8位数据32位校验码，本模块以一次读取256个数据为例，循环产生32位校验码，对数据进行校验，反校验时，读取校验256位数据后在对产生的32位校验码取反校验，会产生一个32位crc校验的固定数据
- 2022-08-11 07:03:08下载
- 积分：1
-
FPGA、Verilog浮点计算加减乘除
FPGA、Verilog浮点计算加减乘除四则运算
- 2022-05-08 06:42:41下载
- 积分：1
-
uart_test
说明： 用于实现上位机与下位机之间通过RS232协议来进行通讯。(It is used to realize communication between upper computer and lower computer through RS232 protocol.)
- 2019-03-13 14:15:24下载
- 积分：1
-
Svpwmm
Verilog HDL 写的SVPWM 算法的实现，使用的是altera 风暴系列的FPGA，占用资源1w+逻辑宏单元(Verilog HDL ，SVPWM)
- 2021-05-14 17:30:02下载
- 积分：1
-
PulseWidth_detector_VHDL
通信控制中常用的脉冲宽度检测程序，VHDL模块化编成实现（原创）(communication control used in pulse width detection procedures, VHDL modular organization to achieve (original))
- 2007-03-28 17:41:46下载
- 积分：1
-
AD9469 FPGA 代码 软件无线电前端
AD9469 FPGA 代码 软件无线电前端
AD9469 Verilog 代码
FIFO后数据处理等
- 2022-04-19 09:18:49下载
- 积分：1
-
AHB总线相关协议代码
AHB BUS 的一些接口代码， verilog, 希望对初学AHB总线的兄弟有所帮助。
里面包含 ahb decode, ahb_mux and ahb2mem. 以及相应的验证环境，
此代码只用于学习，如果用于项目，仅供参考。
- 2022-04-10 06:36:37下载
- 积分：1
-
veye_mipi
说明： 1、 例程功能VEYE-290-LVDS模组视频接入演示。（显示设备必须支持1080p/30或1080p/25的帧率）
Veye模组—>MIA701开发板—>HDMI显示设备
2、 本例程硬件平台
MIA701-PCIE开发板，FPGA芯片：XC7A100TFGG484
3、 软件平台Vivado2018.1。
4、 附件含开发板原理图（底板+核心板）(1. Video access demonstration of routine function VEYE-290-LVDS module. (Display devices must support 1080p/30 or 1080p/25 frame rates) Veye Module - > MIA701 Development Board - > HDMI Display Equipment 2. The hardware platform of this routine MIA701-PCIE development board, FPGA chip: XC7A100TFG484 3. Software platform Vivado 2018.1. 4. Appendix contains schematic diagram of development board (bottom + core board))
- 2019-04-01 11:08:04下载
- 积分：1
-
uart_test
用于实现上位机与下位机之间通过RS232协议来进行通讯。(It is used to realize communication between upper computer and lower computer through RS232 protocol.)
- 2019-03-13 14:15:24下载
- 积分：1
-
Optimised_OMP
一种压缩感知信号恢复算法，针对贪婪迭代类算法中的正交匹配追踪（OMP)算法的改进。OMP在每次迭代过程中选择出的原子并不是最优的，无法使本轮迭代中残差的减少最大化。本例程实现了改进的最优OMP算法，即Optimised_OMP，保证每次迭代选出的原子与已选出的原子序列所构成的平面正交，因而可以使残差下降的更快，从而加速算法收敛。(A compressed sensing signal recovery algorithms track (OMP) algorithm and orthogonal matching algorithm greedy iterative class. The OMP selected atoms in each iteration of the process is not optimal, not be able to maximize the reduction of the residual in the current round of iteration. The routines to achieve the optimal OMP algorithm improvements that Optimised_OMP, to ensure that each iteration selected atoms with atomic sequence elected a plane orthogonal, and thus can make the residuals have declined even faster, thus speeding up the algorithm convergence.)
- 2021-03-08 10:19:29下载
- 积分：1
