登录
首页 » VHDL » 基于VHDL的电梯系统

基于VHDL的电梯系统

于 2023-02-04 发布 文件大小:255.74 kB
0 144
下载积分: 2 下载次数: 1

代码说明:

应用背景基于VHDL实现四层电梯的运动,实现电梯的正常运转关键技术VHDL,状态机,编译码器,触发器,比较器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AD_sample
    AD采集模块,设计模块采集AD5270的输出数据(AD Collection module Design module to collect the output data of AD5270 )
    2020-11-18 16:19:39下载
    积分:1
  • USB的vhdl代码,具有很强的指导意义,对FPGA进行usb控制很有帮助!...
    USB的vhdl代码,具有很强的指导意义,对FPGA进行usb控制很有帮助!-USB vhdl code, which is of great guiding significance. the FPGA control usb helpful!
    2022-03-13 05:49:02下载
    积分:1
  • 基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用...
    基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用-VHDL based on the RS232 communication procedures, including complete source code, locking pin, as well as download files documents can be directly downloaded using
    2023-07-14 19:45:03下载
    积分:1
  • sram_060803
    SRAM的读写代码,对SRAM进行了乒乓操作,用VHDL语言进行设计,很有参考价值,甚至可以直接复制代码来进行自己的设计(SRAM read and write code, ping-pong operation carried out on the SRAM, using VHDL language design, of great reference value, or even directly copy the code to carry out their own designs)
    2020-12-04 10:39:24下载
    积分:1
  • Turbo Decoder Release 0.3
    Turbo Decoder Release 0.3 * Double binary, DVB-RCS code * Soft Output Viterbi Algorithm * MyHDL cycle/bit accurate model * Synthesizable VHDL model -Turbo Decoder Release 0.3* Double binary, DVB-RCS code* Soft Output Viterbi Algorithm* M yHDL cycle/bit accurate model* Synthesizable VHDL model
    2022-01-30 12:47:05下载
    积分:1
  • 学习使用HDL Bencher生成测试积累,并直接调用ModelSim进行仿真的方法....
    学习使用HDL Bencher生成测试积累,并直接调用ModelSim进行仿真的方法.-learning HDL Bencher generate test accumulation, and called directly ModelSim simulation methods.
    2022-02-28 22:36:00下载
    积分:1
  • count16
    说明:  制作16位流水灯,实现LED模块对于拨杆0和1的识别(Making 16-bit pipeline lamp to realize the recognition of dial rod 0 and 1 by LED module)
    2020-06-24 01:20:02下载
    积分:1
  • FPGA Verilog HDL模拟IIC通讯接口
    FPGA Verilog HDL模拟IIC通讯接口-FPGA Verilog HDL IIC Interface
    2023-04-25 13:55:03下载
    积分:1
  • encode
    RS(255,223)编码器,已实际运用到产品中(RS (255,223) encoder has actually applied to products)
    2021-05-13 00:30:02下载
    积分:1
  • lab_instructions3
    The objective of the labs today is to give you a basic understanding of FPGA design and enough experience to begin your own FPGA design with the ISE 10.1 tools and the Xilinx Spartan-3A DSP 1800A Starter Kit.
    2010-12-31 17:16:42下载
    积分:1
  • 696516资源总数
  • 106459会员总数
  • 0今日下载