-
4-code
设计一个十进制计数器，具有显示位置随计数时钟在八个数码管中左右滚动的功能。(Design of a decimal counter, a display position with the count clock in at around eight digital scrolling function.)
- 2016-05-24 17:00:31下载
- 积分：1
-
VHDL ip core的设计，软核的设计方法
VHDL ip core的设计，软核的设计方法-VHDL core of the design, soft-core design
- 2022-06-01 06:05:02下载
- 积分：1
-
multiplier
32位乘以32位乘法器，由datapath 和控制中心组成，输出64位结果(32bits by 32 bits multiplier
)
- 2012-03-26 11:55:39下载
- 积分：1
-
sram_test_OK
主要是基于FPGA(EP2C8Q208I8)下的SRAM驱动，SRAM型号为IS61LV25616，程序语言为Verilog,开发环境为quartusII 7.0,为一工程，可直接下载到FPGA中，含电路图(Mainly based on FPGA (EP2C8Q208I8) driving under the SRAM, SRAM model IS61LV25616, programming language for Verilog, a development environment for quartusII 7.0, for a project, can be downloaded directly to the FPGA, including circuit diagrams)
- 2014-12-24 22:08:36下载
- 积分：1
-
tongbu
使用VERILOG开发时钟同步算法，能够从数据信号中提取时钟信息，(Clock synchronization algorithm using VERILOG developed to extract the clock from the data signal information,)
- 2020-11-11 12:39:44下载
- 积分：1
-
xge_mac_latest.tar
用Verilog编写的以太网控制器，可以使用，里面是全部verilog源码(Ethernet controller based on Verilog, can be used directly, all verilog files)
- 2015-12-21 17:12:51下载
- 积分：1
-
和picoblaze完全兼容的mcu ip core
和picoblaze完全兼容的mcu ip core-And PicoBlaze fully compatible mcu ip core
- 2023-08-22 23:25:04下载
- 积分：1
-
State machine used to achieve code lock
用状态机实现密码锁State machine used to achieve code lock-State machine used to achieve code lock
- 2022-10-12 19:25:03下载
- 积分：1
-
usb 和VGA接口，VHD语言编写，工程文件，可以直接用ISE打开
usb 和VGA接口FPGA程序，主控芯片为xilinx公司的SP3e系列的500E芯片，VHD语言编写，工程文件，可以直接用ISE打开
- 2022-02-11 16:58:36下载
- 积分：1
-
vmm_log
vmm log 验证平台，采用vmm搭建 (vmm log verification platform, built by vmm)
- 2011-04-30 20:02:06下载
- 积分：1
