网站首页

DDR3 SDRAM模块

于 2023-02-11 发布文件大小:9.51 kB

 0  172

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是DDR3 SDRAM的控制器内核。默认配置支持一个64位UDIMM或SO-DIMM 支持1GB，2GB，4GB和8GB的DIMM大小以最低DDR3传输速率600 MT / s工作针对Xilinx Spartan 6 FPGA系列进行了优化在不到1300行的Verilog中实现支持BC4（Burst chop 4）读写命令和刷新命令 XC6SLX25和XC6SLX75 FPGA在-2和-3速度等级下验证了可靠的操作

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

crc_verilog_xilinx
crc校验，非常好用，是从Xilinx的IP演化来的(crc脨拢脩茅拢卢脟鲁拢潞脙脫脙拢卢脢脟)

2021-03-01 11:49:34下载

积分：1
上下LED计数器
上下LED计数器

2022-04-02 04:30:33下载

积分：1
I2C verilog
I2C verilog files. Define a simple interface of I2C.After testing to ensure the using.

2022-01-31 11:40:44下载

积分：1
OFDM_Verilog实现
使用Verilog语法编写OFDM系统，可借鉴学习，包括发射和接收两部分，发射部分有时钟，映射，交织，加CP、长短训练符号等模块，接收部分有频偏估计，解交织，解映射，维特比译码等模块

2023-06-03 16:50:04下载

积分：1
玩转LVDS_USB
说明： verilog 版本，Xilinx玩转USB3.0，LVDS接口(verilog version,Xilinxplay with USB3.0,LVDS)

2021-01-01 16:01:57下载

积分：1
含有FIFO的串口发送模块-发送字符串VerilogHDL
本资源是基于FPGA的一个硬件串口模块设计，其中包括的模块有：datagene.v,uart_speed_select.v,fifo_232.v,uart_ctrl.v,uart_tx.v,uartfifo.v,其中uartfifo.v为顶层模块，它调用上述的一些模块，完成相关的功能，本设计主要实现的功能是串口的字符串发送。不是简单的单字节发送，而是完成字符串的发送。

2022-02-16 06:13:18下载

积分：1
03_hbf_test_128m22
半带滤波器，工作在采样率122.88Msps上(Half-band filter, working at the sampling rate of 122.88 Msps)

2020-12-23 10:59:07下载

积分：1
VGA
说明：用VERILOG编写的一个可以实现VGA显示的程序.....(Prepared using a VERILOG VGA display program can .....)

2011-03-04 12:25:21下载

积分：1
fft1024-verilogCODE
fft 1024点verilog代码,适用于基-4的FFT算法描述，使用quartus，modelsim，(fftpoint 1024 verilog code)

2020-12-19 01:59:10下载

积分：1
基于FPGA的fir滤波器的代码
用verilog 语言写的一个fir低通滤波器的程序，原始数据通过matlab来输入，输出给matlab来显示结果

2023-01-22 04:40:07下载

积分：1

696518资源总数
106208会员总数
21今日下载

DDR3 SDRAM模块

0 个回复

热门标签

热门下载