-
基于超大规模集成电路内建自测试SOC
AMBA设计和AHP桥梁SoC解决方案和测试策略。它是利用Xilinx和SIM模式和综合结果表明握手的两个通信协议
之间更好的预测。的设计示出了在有效的面积和速度方面。
- 2022-03-16 09:13:25下载
- 积分：1
-
LCD12864
verilog lcd2864 适合初学者(verilog lcd2864 )
- 2013-10-15 18:57:45下载
- 积分：1
-
SCRAMBLER
32位扰码器的verilog代码，编译通过(The Verilog code of 32_bit scrambler)
- 2009-11-24 14:51:38下载
- 积分：1
-
verilog HDL 写的LMS滤波器
verilog HDL 写的LMS滤波器-LMS filter using verilog HDL language
- 2022-05-28 16:08:42下载
- 积分：1
-
基于NIOS的CF卡应用(包括了软件和硬件),ALTERA的IP库中只提供了底层的硬件寄存器描述头文件.这是个基于IP核HAL的软件,以及相应的硬件设计示例....
基于NIOS的CF卡应用(包括了软件和硬件),ALTERA的IP库中只提供了底层的硬件寄存器描述头文件.这是个基于IP核HAL的软件,以及相应的硬件设计示例.-NIOS based on the CF card applications (including the software and hardware), ALTERA the IP library provides only the bottom of the first document describes the hardware registers. This is a HAL-based IP core of the software, hardware design and the corresponding sample.
- 2022-04-25 01:03:08下载
- 积分：1
-
The VHDL source code digital clock, you can achieve at school, school grade feat...
数字钟的VHDL源程序，可以实现校时，校分等功能，并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on
- 2023-02-06 10:05:04下载
- 积分：1
-
all clock
数字钟通过verilog实现，并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)
- 2020-06-18 05:00:01下载
- 积分：1
-
Gap_Finder
this example finds the gapes that are existed in a word
- 2010-01-29 18:41:25下载
- 积分：1
-
altera的ip核，在sopcbuilder中添加后，在niosII IDE中可以用一条语句实现，音频解码的输出。...
altera的ip核，在sopcbuilder中添加后，在niosII IDE中可以用一条语句实现，音频解码的输出。-altera
- 2022-03-05 12:43:51下载
- 积分：1
-
WigglerJTAG
Wiggler Clone .JTAG Schematic and PCB in Altium Designer Format
- 2009-07-17 19:27:27下载
- 积分：1
