登录
首页 » VHDL » arbitrary data source code generator

arbitrary data source code generator

于 2023-02-11 发布 文件大小:95.23 kB
0 127
下载积分: 2 下载次数: 1

代码说明:

任意数据发生器的源代码-arbitrary data source code generator

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL出租车计价器,包含所有代码及其仿真结果
    VHDL出租车计价器,包含所有代码及其仿真结果-VHDL Taximeter that contains all the code and the simulation results
    2022-01-22 03:30:46下载
    积分:1
  • 花了两周我们已经做出了一些改变,Altera DE1,DE2 PS2的IP
    花了半个月才改好的Atera DE1/DE2 ps2 IP 驱动核。放在FPGA工程目录下可以直接使用。本IP能够驱动PS/2键盘和鼠标。使用时只要调用HAL目录下的文件即可以直接使用!-Spent a good two weeks we have made some changes Atera DE1/DE2 ps2 IP-driven nuclear. On the FPGA project directory can be used directly. The IP to drive PS/2 keyboard and mouse. When used as long as the call HAL directory file that can be used directly!
    2023-07-13 20:25:03下载
    积分:1
  • VLSI implementation of high speed and high resolution FFT algorithm based on Rad...
    VLSI implementation of high speed and high resolution FFT algorithm based on Radix 2 for DSP application
    2022-05-07 09:52:02下载
    积分:1
  • 一个小液晶的程序。我没写。我只负责设计。
    一个液晶灯的小程序。我没有写信。我只负责调试。适用于ACEXEP1K30QC208-3。我运行模拟器,标记连接销。我接下来在电路板上试了试,没有问题。实验中使用的板兄弟把CLK1的TESTOUT3改成了合唱或0。新人在线帮助是每个人的责任。
    2022-02-09 15:34:18下载
    积分:1
  • ad7606
    ADC7606的驱动代码,采用verilog实现(ADC7606 driver code, using Verilog to achieve)
    2021-03-30 09:39:10下载
    积分:1
  • 8路视频光端机 接收侧 VHDL源码,使用了千兆以太网SERDES芯片,基于TBI接口的PCM视频传输。...
    8路视频光端机 接收侧 VHDL源码,使用了千兆以太网SERDES芯片,基于TBI接口的PCM视频传输。-8-Channel Video Optical Receiver side of VHDL source code, using the Gigabit Ethernet SERDES chip, based on the TBI interface PCM video transmission.
    2022-12-18 19:40:04下载
    积分:1
  • sp6ex5
    说明:  xilinx SP6系列的3-8译码器实现(Implementation of Xilinx SP6 Series 3-8 Decoder)
    2020-06-22 21:40:01下载
    积分:1
  • design_pcie-based-on-FPGA
    the interface design of pcie based on FPGA
    2015-12-17 15:52:45下载
    积分:1
  • count1000
    该计数器可以实现从0到1000的技术,程序简练执行效率高(counter1000)
    2009-05-07 00:27:29下载
    积分:1
  • XLINX V5 芯片的DDR SDRAM参考设计
    The xapp851.zip archive includes the following subdirectories. The specific contents of each subdirectory below:   tl   - HDL design files   sim   - simulation files   synth - Synthesis related files   par   - Place/Route related files 以及DDR SDRAM控制器设置.pdf文件
    2023-08-29 16:40:03下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载