登录
首页 » VHDL » 这本电子书电子hobbiest。

这本电子书电子hobbiest。

于 2022-02-01 发布 文件大小:5.95 MB
0 77
下载积分: 2 下载次数: 1

代码说明:

this ebook for electronics hobbiest. VHDL for Beginners

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • d ,t flip flop
    该程序是在d,t,jk触发器上用vhdl语言编写的
    2022-08-23 17:17:57下载
    积分:1
  • ATEREAL EPM1270T144C5N CPLD
    基于ATEREAL EPM1270T144C5N CPLD 压力传感器数据采集原码 开发软件 Quartus II -ATEREAL EPM1270T144C5N CPLD-based pressure sensor data acquisition source Quartus II development software
    2022-02-06 01:07:35下载
    积分:1
  • verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,9...
    verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,9-10章-Verilog HDL 135 cases Guide : Verilog HDL language similar to the C language, to facilitate learning. This document with the source code, 9-10
    2022-08-15 23:59:39下载
    积分:1
  • sha1
    利用verilog语言实现了SHA-1机密算法,具体算法与加密芯片ds28e01一致。(Using Verilog to achieve the SHA-1 secret algorithm, the specific algorithm is consistent with the encryption chip ds28e01.)
    2020-11-08 08:49:47下载
    积分:1
  • SCRAMBLER
    32位扰码器的verilog代码,编译通过(The Verilog code of 32_bit scrambler)
    2009-11-24 14:51:38下载
    积分:1
  • 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!...
    一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!-A VHDL design with the use of powerful 32-bit CPU, this document contains Altera Corporation in the ep1c20 FPGA code and configuration files, you can direct download!
    2022-09-14 09:40:03下载
    积分:1
  • Tun2CNk2
    FPGA实现DSP的Verilog 示例(FPGA realization of DSP-Verilog Example)
    2008-05-05 17:08:19下载
    积分:1
  • 可综合的vhdl设计特点.pdf
    可综合的vhdl设计特点.pdf-synthesizable VHDL design features. Pdf
    2023-08-19 15:25:03下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • USB接口控制器参考设计,xilinx提供的VHDL源代码
    USB接口控制器参考设计,xilinx提供的VHDL源代码-USB interface controller reference design for Xilinx VHDL source code
    2022-12-12 09:35:03下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载