网站首页

使用从Digilent Spartan3E板VGA接口。LabVIEW VI

于 2023-02-15 发布文件大小:140.49 kB

 0  87

下载积分: 2 下载次数: 1

我要下载

代码说明：

VGA interface using Spartan3E board from DIGILENT.Labview .vi

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

固定的点复杂 FFT
固定的 128 点复杂 FFT 或 64/8/16 点

2022-02-06 02:51:48下载

积分：1
vhdl的源文件调试！！！！！！！！ flv视频
vhdl的源文件调试！！！！！！！！ flv视频-VHDL source file debugging! ! ! ! ! ! ! ! flv video

2023-03-14 10:50:04下载

积分：1
alu
this is the vhdl code for the arithmetic logic unit.enjoy!

2013-08-22 18:51:35下载

积分：1
dp_xiliux the CPLD Verilog design experiments, serial presentation. code test.
dp_xiliux 的 CPLD Verilog设计实验,串口演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, serial presentation. code test.

2022-11-12 18:25:03下载

积分：1
fpga
ldpc码的FPGA编译与仿真实现，欢迎分享，分享快乐。(LDPC code compilation and simulation。)

2014-05-24 17:32:11下载

积分：1
USB2.0的IP核（详细verilog源码和文档）
USB2.0的IP核开发.代码可以直接使用已经验证过(USB2.0 IP kernel development. Code can be used directly, has been verified)

2020-12-24 18:49:04下载

积分：1
matlab-performence
图像降噪GUI界面，用到butterworth滤波器，中值滤波器和维纳滤波器，仅供参考。(noise reduction using media filter )

2013-05-03 10:46:05下载

积分：1
M_M
此为数学形态滤波器消燥的代码，用于一维信号，涉及一个具体的例子，需要的话可以自己修改，修改相应的结构元素。(This is a mathematical morphology filter away dry code, used to one dimensional signal, involving a concrete example, necessary can change ourselves, change the structure of the corresponding elements)

2013-08-29 21:36:37下载

积分：1
src
yuv444 与yuv422相互转换verilog语言(yuv444 to yuv422)

2021-01-20 14:38:41下载

积分：1
simpleCpu
relative cpu design implementation

2013-08-14 21:22:39下载

积分：1

696518资源总数
105540会员总数
37今日下载

使用从Digilent Spartan3E板VGA接口。LabVIEW VI

0 个回复

热门标签

热门下载