-
ddr2 controller功能控制,里面有四个模块
ddr2 controller功能控制,里面有四个模块-ddr2 controller functions to control, which has four modules
- 2022-08-22 19:25:19下载
- 积分：1
-
PCM
本例设计一个码率为500kb/s，字长为8 位、帧长为128 个字、帧同步码为EB90H 的PCM 采编器。用VHDL语言实现的。(This designs a code to lead for the 500 kbs|s, the word is long for 8, the growing is synchronous code of for 128 words and for the EB90 H of PCM adopt to weave a machine.Use what VHDL language carry out.
)
- 2021-04-23 17:08:47下载
- 积分：1
-
0到255任意整数半整数分频Verilog HDL.rar
0到255任意整数半整数分频Verilog HDL.rar-0-255 arbitrary integer half-integer frequency division Verilog HDL.rar
- 2022-02-06 06:46:57下载
- 积分：1
-
velocity_Verilog
速度表（velocity）要求：1．显示汽车Km/h数；2．车轮每转一圈，有一传感脉冲；每个脉冲代表1m的距离；3．采样周期设为10s；
4．要求显示到小数点后边两位；5．用数码管显示；6. 最高时速小于300Km/h。（约为83.3m/s）
(use verilog to realize velocity)
- 2020-07-13 15:08:51下载
- 积分：1
-
LTE
说明： 本文档对LTE进行了详细的介绍，是一本LTE入门的好书(This document is a detailed introduction to LTE, is a good book to get started with LTE)
- 2021-01-16 09:30:07下载
- 积分：1
-
6通道正弦波发生器，产生频率，相位，幅值都可调的正弦波形...
6通道正弦波发生器，产生频率，相位，幅值都可调的正弦波形-6-channel sine wave generator, resulting in frequency, phase, amplitude of the sinusoidal waveform are adjustable
- 2022-10-22 04:00:03下载
- 积分：1
-
基于FPGA的信号发生器20140506
说明： 基于FPGA的芯片信号发生器，利用Verilog语言实现信号发生器的各个模块单元，
实现的要求：正弦波、三角波、方波等；(Based on FPGA chip signal generator, using Verilog language to realize each module unit of the signal generator, Requirements: sine wave, triangle wave, square wave, etc;)
- 2019-12-30 11:48:26下载
- 积分：1
-
FPGA使用Xilinx复位
Xilinx FPGA reset usage
- 2022-02-01 16:18:58下载
- 积分：1
-
A clock procedures, as well as stopwatch, I feel pretty good, there is a need to...
一个时钟程序，还有跑表，感觉相当不错的，有需要就下载吧-A clock procedures, as well as stopwatch, I feel pretty good, there is a need to download it
- 2022-03-12 05:29:00下载
- 积分：1
-
VHDL实现ALU的源代码，并且提供了一个详细的testbench！
VHDL实现ALU的源代码，并且提供了一个详细的testbench！-ALU VHDL source code, and provide a detailed testbench!
- 2022-03-12 21:14:39下载
- 积分：1
