登录
首页 » VHDL » 自动识别行人有无的交通灯

自动识别行人有无的交通灯

于 2023-03-06 发布 文件大小:49.57 kB
0 90
下载积分: 2 下载次数: 1

代码说明:

应用背景交通信号灯,自动检测有无行人,根据检测的状态来调节灯的状态,完整VHDL代码外加模拟仿真时序图关键技术 设计一个交通信号灯,有A、B两条路,装置自动检测A路口和B路口是否有人,RST信号能够将交通灯的状态置到A路绿灯亮,B路红灯亮,5秒钟检测一个状态,当A路口有人时,A路绿灯保持,每隔5秒检测一次,当A路口没有人了,绿灯变为黄灯,5S后再变为红灯,同时B路口变为绿灯,再5S后检测B是否有人,有人保持绿灯,没人变为黄灯,再变为红灯,依次进行~~

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL,verilog串并转换源程序 Xilinx公司参考资料
    VHDL,verilog串并转换源程序 Xilinx公司参考资料-VHDL, verilog Series and conversion company Xilinx reference source
    2023-04-26 17:40:03下载
    积分:1
  • DE0_Nano_SOPC_DEMO
    Altera DE0-Nano 开发平台SOPC可编程片上系统实现官方Demo。(Altera DE0-Nano development platform the SOPC programmable on-chip system Official Demo.)
    2013-03-18 06:16:13下载
    积分:1
  • PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过...
    PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), the digital technology in the field of communications is widely used, the cases described in VHDL as a PLL reference source has been tuned. Compiler synplicty.Fo (Q5) is the local output frequency. Objective is to extract data input clock signal (Q5), its frequency and data rate line, the clock rising edge of the data locked up and the descending; Top-level document is PLL.GDF
    2022-02-01 22:27:36下载
    积分:1
  • vhdl_lms
    vhdl 语言实现的lms算法的自适应滤波器 两种实现方式 包括改进(VHDL language lms algorithm adaptive filter implemented in two ways including improved)
    2012-04-26 18:15:02下载
    积分:1
  • altera的ip核,在sopcbuilder中添加后,在niosII IDE中可以用一条语句实现,音频解码的输出。...
    altera的ip核,在sopcbuilder中添加后,在niosII IDE中可以用一条语句实现,音频解码的输出。-altera
    2022-03-05 12:43:51下载
    积分:1
  • test1
    利用matlab,对偏振控制器进行仿真,最终在邦加球上进行显示(Using matlab, simulation of the polarization controller eventually be displayed on the Poincare Sphere)
    2013-04-07 10:42:15下载
    积分:1
  • 这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核,文档齐全...
    这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核,文档齐全-this is the ALtera devoted second-generation PLD MAXII on the 16-bit microprocessor IP core, complete documentation
    2022-02-21 05:05:05下载
    积分:1
  • 程序采用VHDL:频率合成DDS主要调用LPM,
    程序用VHDL实现: 频率合成,DDS 主要调用LPM-procedures using VHDL : frequency synthesis, DDS major call LPM
    2023-07-07 03:20:03下载
    积分:1
  • 实现控制8x8点阵动态显示字母的程序
    基于CPLD的实现控制8x8点阵动态显示字母的程序,使用VHDL语言,通过调节分频系数可以实现点阵的变换速度,通过改变不同的状态可以让点阵显示不同的图案。
    2022-03-19 00:46:52下载
    积分:1
  • lab7_files
    关于Digilent Atlys Spartan-6 FPGA development board audio ac97的讲解及具体应用的源码(Digilent Atlys Spartan-6 FPGA development board audio of ac97' s presentation as well as the specific application' s source code)
    2013-02-01 11:02:38下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载