-
等精度频率计
基于FPGA的等精度频率计，包括工程，doc和一些查找资料(An equal precision frequency meter based on FPGA, including engineering, Doc, and some lookup data)
- 2020-10-30 21:39:57下载
- 积分：1
-
CHANNEL_ESTIMATION_PROJECT
基于 quartus 2 的 lte 信道估计verilog hdl代码 只有功能仿真 时序仿真自己加sdc文件并且调整testbench的clk才能做出来(Estimated Verilog HDL code based Quartus lte channel only functional simulation timing simulation plus sdc file and adjust the testbench clk to do it)
- 2013-04-22 19:29:00下载
- 积分：1
-
1
说明： 基于FPGA的USB接口设计，实现了USB与FPGA的通信(USB interface to FPGA-based design, implementation of the USB communication with the FPGA)
- 2011-02-21 15:50:27下载
- 积分：1
-
CORDIC算法的vhdl实现，包含一个说明文件
cordic算法的vhdl实现，内附有文档说明-cordic algorithm vhdl realized, a document containing a note
- 2022-01-26 06:23:45下载
- 积分：1
-
zhentongbu
ＦＰＧＡ在通信上的运用：基于VHDL的帧同步程序(Application of FPGA in communication: Based on VHDL frame synchronization procedures
)
- 2012-11-28 09:10:05下载
- 积分：1
-
ADC_TCL5510-verilog
verilog 驱动TLC5510代码，TLC5510是高速的AD，可达20MHz(verilog code driven TLC5510, TLC5510 is a high-speed AD, up to 20MHz)
- 2020-08-13 21:28:29下载
- 积分：1
-
本设计可直接用作时钟计数器
本设计可直接用作时钟计数器，同时有调时，定时功能。 Led[3:0]显示秒钟的变化情况。 func用作计时，调时，定时功能转换。 Ledarrive用于提示计时时间已到。 change可使秒钟在数码管显示。 plus键在调时计时时使时钟加一。 shift用于调时计时时分计时与时计时的调整转换。
- 2022-12-28 21:25:04下载
- 积分：1
-
11_sdi1in_hdmi_out_proc
FPGA SDI 输入，HDMI输出例程(FPGA SDI_IN,HDMI_OUT)
- 2018-07-25 16:30:52下载
- 积分：1
-
OFDM 调制与解调
循环前缀插入常用的正交频分复用 （OFDM） 系统作为一种方式为了减轻影响的码间干扰 （ISI）。它将复制
的结尾部分与逆快速傅里叶变换的 OFDM 符号开头 （IFFT） 数据包。通常的循环前缀长度是更长的时间
比色散信道完全消除 ISI 的长度。OFDM 调制因此大多是围绕着周围循环前缀： OFDM 调制包括 IFFT 操作和循环
前缀插入 ；OFDM 解调包括循环前缀去除和 FFT 操作。
- 2022-01-23 10:07:40下载
- 积分：1
-
In the FPGA development board shows the string, using VHDL language, in a simple...
在FPGA开发板显示字符串,采用VHDL语言,以简单的功能说明FPGA的开发流程.-In the FPGA development board shows the string, using VHDL language, in a simple functional description FPGA-development process.
- 2022-03-25 05:15:56下载
- 积分：1
