登录
首页 » VHDL » 一个快速和简单的斯巴达教程3

一个快速和简单的斯巴达教程3

于 2023-03-19 发布 文件大小:944.79 kB
0 124
下载积分: 2 下载次数: 1

代码说明:

A quick and simple Spartan 3 tutorial

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • blif2vhdl格式转换工具
    A BLIF to VHDL converter (51K compressed tar, with SunOS, Solaris, and Linux binaries. Source code (C++) included).
    2023-06-13 19:10:02下载
    积分:1
  • TSL1401_CCD_Test
    十分基础的CCD的测试程序,大家可以下载调试CCD(this is a ccd test chengxu ,it is very good to use ,you can down it )
    2016-03-14 16:50:18下载
    积分:1
  • 四位静态数码管控制器,含详细的中文注释,VERILOT源码....
    四位静态数码管控制器,含详细的中文注释,VERILOT源码.-4 static digital tube controller, with detailed notes in Chinese, VERILOT source.
    2022-03-29 22:12:43下载
    积分:1
  • FPGA-design-of-wavelet-filter
    基于Verilog的小波滤波器程序设计的总结文档。(Verilog based wavelet filter program design summary document.)
    2016-03-09 11:19:24下载
    积分:1
  • VLSIrtl_spi
    说明:  verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.(Verilog language to write the SPI interface, all synchronous design, low gate count. it is very easy to use embedded design programs.)
    2021-05-13 13:30:02下载
    积分:1
  • PIC单片机学习软件及其资料
    说明:  PIC单片机学习软件及其资料,入门到精通(PIC MCU learning software and its information, entry to proficiency)
    2019-07-04 17:17:40下载
    积分:1
  • hdb3a
    快速实现HDB3码与普通码二进制码的转换,方便学习与了解HDB3码的转换(Quickly achieve HDB3 code and common code binary code conversion, facilitate learning and understanding HDB3 code conversion)
    2020-11-09 15:09:48下载
    积分:1
  • m_xulie
    在quaritusII的开发环境下,verilog语言编写的m序列发生器代码,这种算法简短而有效,非常实用。(In quaritusII development environment, verilog language of m sequence generator code, this algorithm brief but effective, very practical.)
    2013-09-26 11:30:47下载
    积分:1
  • FPGA数字AGC(帮同学做的毕业设计)
    FPGA数字AGC(帮同学做的毕业设计)-FPGA digital AGC (help students to do the graduation project)
    2022-03-17 18:29:50下载
    积分:1
  • VHDL实现CDMA
    应用背景数字码分多址CDMA。在允许多用户同时发送和接收使用单通道。发射机和接收机同步合成进行使用VHDL工具显示在系统和整体的速度增加;对CDMA系统的功率消耗将减少误差不应介绍系统。关键技术该组件在接收端实现了探测器单元。该组件是由7位比较器和7位串行输入并行输出寄存器(知识产权局)。比较器工作在除以七钟和国家知识产权局工作在主时钟速率。框图或接收器组成如图所示。这是一个特殊的组成部分包括两个时钟周期,然后声称其输出端口的高。组件在输出部分提供必要的同步。然后在接收的PN序列和数据是不同的输入比特S0,S1,S2将相互匹配和同步发射机与接收机之间在CDMA系统。
    2022-03-18 12:29:43下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载