登录
首页 » VHDL » dp_xiliux the CPLD Verilog design experiments, 7 LED demo. code test.

dp_xiliux the CPLD Verilog design experiments, 7 LED demo. code test.

于 2023-03-22 发布 文件大小:89.26 kB
0 154
下载积分: 2 下载次数: 1

代码说明:

dp_xiliux 的 CPLD Verilog设计实验,7个LED演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, 7 LED demo. code test.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • chengxu
    设计制作一个可容纳4组参赛者的数字智力抢答器,每组设置一个抢答按键; 电路具有一第一抢答信号的鉴别和锁存的功能。在主持人将系统复位并发出抢答指令后,若参加者按抢答键,则该组指示灯亮并用组别显示抢答者的组别。此时,电路具有自锁功能,使别组的抢答开关不起作用。 设置计分电路。每组在开始时预置成6分,抢答后主持人计分,答对一次加1分。(The design can accommodate a the Entrants digital intellectual Responder, each set answer in a key circuit has a first answer in the signal to identify and latch functions. Host to the system reset and sent the answer in instruction, participants answer in key, the group of the group light and display the answer in the group. At this point, the circuit has a self-locking function does not work in other groups to answer switch. Set Scoring circuit. Preset six points each at the beginning of the answer in scoring after the host, answer time, add 1 point.)
    2012-06-10 12:58:44下载
    积分:1
  • VHDL source VHDL source VHDL source
    VHDL源码 VHDL源码 -VHDL source VHDL source VHDL source
    2022-01-26 18:08:58下载
    积分:1
  • HART-HT2015
    HART 官方资料-HART协议采用基于Bell202标准的FSK频移键控信号,在低频的4-20mA模拟信号上叠加幅度为0.5mA的音频数字信号进行双向数字通讯,数据传输率为1.2kbps。(Official information-HART HART protocol based Bell202 standard frequency shift keying FSK signal at low frequencies 4-20mA analog signal amplitude is 0.5mA superimposed on the two-way audio digital signal digital communication, data transfer rate of 1.2kbps.)
    2013-07-16 17:23:16下载
    积分:1
  • VHDL 的想法
    此代码包含非常有趣实现想法加密使用 vhdl 语言使用 Xilinx 的工具 !希望你可以自定义和使用供您自己个人使用的这份工作 !住宿已连接并且放松的感觉,要问的问题
    2022-01-24 12:36:17下载
    积分:1
  • CV_FPGA_to_HPS_Bridge_Design_Example
    FPGA通过AXI总线传输数据给ARM,ARM使用DMA方式接收数据!(FPGA to ARM Bridge design example)
    2020-12-01 20:49:25下载
    积分:1
  • usetheModelSimtosimulink
    说明:  详细介绍了如何使用ModelSim进行仿真.(it will teach you how to use the ModelSim to simulink.)
    2009-08-05 15:51:29下载
    积分:1
  • verilog_curr_design
    说明:  实现中采用 Verilog HDL 描述、 ModelSim 进行功能仿真、 Quartus II 进行逻辑综合和适配下载(Design of table tennis game machine)
    2020-07-16 21:49:36下载
    积分:1
  • 基于VHDL开发的自动售货机系统,可实现自动售货过程中的基本功能,具有一定的代表性。...
    基于VHDL开发的自动售货机系统,可实现自动售货过程中的基本功能,具有一定的代表性。-VHDL-based development of a vending machine system which can automatically process the basic functions of sales, with a certain representativeness.
    2022-03-24 04:11:41下载
    积分:1
  • second7-02
    在quartusII环境下采用对编解码芯片HD6408和HD6409驱动的方式实现曼彻斯特编解码(Environment in quartusII codec chip used on the HD6408 and HD6409-driven way to achieve encoding and decoding of Manchester)
    2020-11-02 10:19:53下载
    积分:1
  • FPGA实现打车计程系统
    采用FPGA实现打车计程系统设计,实现自动计程及计费,本内容包括硬件程序设计及基于QUARTUS软件的仿真
    2022-03-25 05:53:10下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载