登录
首页 » VHDL » 这是一个时钟的VHDL源代码,其中包含了源代码,以及工程。

这是一个时钟的VHDL源代码,其中包含了源代码,以及工程。

于 2023-03-26 发布 文件大小:1.28 MB
0 44
下载积分: 2 下载次数: 1

代码说明:

这是一个时钟的VHDL的源程序,里面包含有源程序,还有工程文件对大家很有帮助-This is a clock VHDL source code, which contains the source code, as well as engineering documents helpful to everyone

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • electricwatch
    用VHDL语言设计多功能的电子表。实现基本电子表的时间显示、闹钟、秒表等功能(VHDL language design with multi-functional electronic watch. The time table to achieve basic electronic display, alarm clock, stopwatch functions)
    2010-05-07 17:11:53下载
    积分:1
  • Design-of-taxi-meter-Based-on-FPGA
    本文分析了当前国内外出租车计费系统的基本组成和工作原理及主要的两种设计方式:基于单片机的设计方式和基于FPGA的设计方式;并对这两种实现方式的优点和缺点进行分析,比较后确定本系统的方案:基于FPGA的出租车计费系统的设计。(This paper analyzes the current taxi charging system at home and abroad, working principle and basic components of two major design approach: the design methods based on single chip FPGA-based design approach and the two implementations to analyze the strengths and weaknesses, After comparing the program to determine the system: FPGA-based taxi billing system.)
    2011-05-11 15:38:37下载
    积分:1
  • 利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用...
    利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用-Realize the frequency of testing the use of FPGA-based VHDL realize, has a good test performance can be directly used
    2022-07-06 19:40:12下载
    积分:1
  • sig_detect
    使用信号功率计算,检测信号是否到达。从而控制后续模块,以减小系统功耗。(Signal power calculation, the detection signal to reach. To control follow-up modules to reduce system power consumption.)
    2012-08-08 15:30:13下载
    积分:1
  • nco11000
    实现输入一正弦波和噪声的叠加,介绍详细欢迎下载(The input of a superposition of sine wave and noise introduced in detail)
    2010-05-16 14:19:53下载
    积分:1
  • 用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260
    用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260-Verilong hdl language used data sampling procedures, A/D using the TLC5260
    2023-04-01 09:25:04下载
    积分:1
  • shuzizhong3
    数字钟VHDL软件设计,包含多种功能,报时,12,24切换,调时(The design of VHDL digital clock software, including a variety of functions, timer, 12,24 switch, adjustable)
    2016-05-27 11:41:22下载
    积分:1
  • 该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。...
    该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。-the program is to achieve the n-bit full adder, first using the door with non-realization of a family- and finally realize the full n-bit adder.
    2022-01-24 17:35:43下载
    积分:1
  • CGRA加密算法可重构
    工作机制如下: 1、 系统上电,配置信息由片外加载到片上配置存储器中; 2、 执行某算法前,将此算法所有的配置包写入到配置包存储器中(配置包存储器包含在配置解析单元中); 3、 配置解析单元解析配置索引,从配置存储器中选择相应的配置对可重构阵列及功能模块进行配置; 4、 阵列从外部中读取数据进行计算,计算结果写出到密文寄存器中; 5、 可重构阵列与功能模块计算的中间结果数据只与通用寄存器堆进行交互; 6、 阵列计算的中间结果通过通用寄存器堆缓存;
    2023-05-25 10:10:04下载
    积分:1
  • pj_gtx
    利用高速口GTX进行快速的数据传输,包括接受和发送模块,用途广泛(The use of high-speed port GTX for fast data transmission, including receiving and sending modules, has a wide range of uses.)
    2019-03-25 21:40:10下载
    积分:1
  • 696522资源总数
  • 104029会员总数
  • 31今日下载