网站首页

Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen

于 2023-04-13 发布文件大小:224.88 kB

 0  117

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用VHDL实现CPLD（EPM240T100C5）的VGA屏幕输出-Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

CPU-master
说明： misp，五级流水源码，实现一个建议的cpu(Misp, five-stage flow source code, implementation of a recommended CPU)

2020-06-16 00:00:07下载

积分：1
QuartusII8.0 Unix 和Linux按照指南
QuartusII8.0 Unix 和Linux按照指南-QuartusII8.0 Unix and Linux in accordance with the Guide

2022-02-14 18:44:21下载

积分：1
clock
说明： there's a clock divider for DE2 altra board clock (50MHz)

2017-07-29 23:46:29下载

积分：1
SVPWM
SVPWM脉冲的产生。

2023-01-16 18:20:04下载

积分：1
~ VHDL源代码的FFT IP核
FFT变换的IP核的源代码 VHDL~-FFT IP core of the source code for VHDL ~

2022-02-25 23:54:48下载

积分：1
Quartus_II_13.1_x64破解器
说明： quartus的破解软件，里面有说明文档(Quartus crack software, which contains documentation.)

2021-03-16 09:19:22下载

积分：1
mips3
Modelsim+DC开发的4级流水线结构的MIPS CPU(mips 4level cpu)

2020-08-08 11:18:30下载

积分：1
I write the digital phase
本人写的数字锁相环，有模拟数据，学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。-I write the digital phase-locked loop, have simulated data, a good phase-locked loop learning materials. Reference book

2023-04-23 05:25:03下载

积分：1
FpMultiplier
说明：可调矩阵，最大32*32位浮点数乘法矩阵及仿真。(32*32 floating multiplication matrix)

2021-02-09 00:25:23下载

积分：1
lagrange
对原信号进行拉格朗日插值运算，实现信号重采样(The original signal Lagrange interpolation operation, to achieve signal resampling)

2013-11-02 14:55:10下载

积分：1

696518资源总数
106017会员总数
8今日下载

Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen

0 个回复

热门标签

热门下载