-
EDA VHDL modules commonly used procedure, the time
EDA中常用模块VHDL程序，不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ，25分频=2HZ，10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time- with a counter by the external input is required when the sub-frequency functions. Frequency Divider FENPIN1/2/3 (50 1HZ frequency = 25 = 2HZ-frequency, frequency = 10 points Stripper. A slight change in procedure can be realized)
- 2022-07-02 21:52:46下载
- 积分：1
-
LTE
说明： 本文档对LTE进行了详细的介绍，是一本LTE入门的好书(This document is a detailed introduction to LTE, is a good book to get started with LTE)
- 2021-01-16 09:30:07下载
- 积分：1
-
15-04-0218-01-004a-ieee802-15-4-mac-overview
THE IMPLENTATION OF THE MAC PROTOCOL USING THE FPGA ALTERA 3
- 2013-04-18 20:04:49下载
- 积分：1
-
采用systemc语言设计了一个状态机，主要包括两个进程，仿真结果表明状态机可以正常工作...
采用systemc语言设计了一个状态机，主要包括两个进程，仿真结果表明状态机可以正常工作-Systemc language designed using a state machine, mainly consists of two processes, the simulation results show that the state machine can work properly
- 2022-03-17 09:47:30下载
- 积分：1
-
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), the digital technology in the field of communications is widely used, the cases described in VHDL as a PLL reference source has been tuned. Compiler synplicty.Fo (Q5) is the local output frequency. Objective is to extract data input clock signal (Q5), its frequency and data rate line, the clock rising edge of the data locked up and the descending; Top-level document is PLL.GDF
- 2022-02-01 22:27:36下载
- 积分：1
-
pngenerator
pngenerator的vhdl代码。我们可以在cdma的fpga实现中使用它；
- 2022-10-01 04:45:03下载
- 积分：1
-
第7章数字系统设计实例
7.1 半整数分频器的设计
7.2 音乐发生器
7.3 2FSK/2PSK信号产生器
7.4 实用多功能电子表
7....
第7章数字系统设计实例
7.1 半整数分频器的设计
7.2 音乐发生器
7.3 2FSK/2PSK信号产生器
7.4 实用多功能电子表
7.5 交通灯控制器
7.6 数字频率计-Chapter 7 Digital System Design Example 7.1-integer dividers designed Music Generator 7.2 7.3 2F SK/2PSK Signal Generator 7.4 Table practical multi-function electronic traffic signal controllers 7.5 7.6 Digital Cymometer
- 2022-04-12 22:39:11下载
- 积分：1
-
1-Quadrature_decoder
说明： 光栅尺FPGA调试程序，本人亲自调试保证可用(Grating ruler FPGA debugging program)
- 2019-12-31 23:23:11下载
- 积分：1
-
Acoustic-Fingerprinting-master
说明： acousting fingerprint enhancement
- 2019-06-03 21:23:50下载
- 积分：1
-
键盘接口电路的一个工程
键盘接口电路的一个工程---包括vhdl源程序和编译后产生的相关文件-Keyboard interface circuit of a project--- including VHDL source code and compile the relevant documents after
- 2022-05-19 23:52:35下载
- 积分：1
