-
EncoderUsingif
encoder using else if statement
- 2015-05-21 13:41:00下载
- 积分：1
-
ix746
Nonlinear discrete system identification, It uses a pulse of consumer law, Partial least squares method.
- 2017-08-28 20:46:28下载
- 积分：1
-
阶梯波程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY ladder IS
PORT(clk,reset:IN STD_LOGIC;
- 2023-07-31 13:05:03下载
- 积分：1
-
用VHDL语言仿真交通灯
用VHDL语言仿真交通灯
用VHDL语言仿真交通灯
用VHDL语言仿真交通灯-Simulation using VHDL language VHDL language with traffic lights traffic lights Simulation
- 2022-01-26 03:57:23下载
- 积分：1
-
ds1302_seg7
使用Verilog完成DS1302的驱动，工程已经经过测试，可直接使用。(DS1302 using Verilog complete drive, the project has been tested and can be used directly.)
- 2014-12-10 15:27:48下载
- 积分：1
-
12_lcd12864
本实验是用LCD12864显示英文
显示
Our FPGA EDA
NIOS II
SOPC
FPGA(This experiment is shown in English with LCD12864 display Our FPGA EDA NIOS II SOPC FPGA)
- 2013-06-26 11:35:54下载
- 积分：1
-
spdif_interface_latest.tar
音频spdif格式编解码，可以将音频格式在i2s dsd以及spdif之间转换(Spdif audio codec)
- 2016-05-15 11:02:34下载
- 积分：1
-
通信协议FPGA
说明： 本设计是基于FPGA的高速并行接口通信接口和协议设计，该设计使用的是8
位并行接口，通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性，在 最终的测试中，该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design uses 8
Bit parallel interface ensures the data stability under high-speed parallel by configuring the FIFO register of FPGA. In the final test, the protocol can stably transmit at 80 Mbps.)
- 2020-12-11 11:39:19下载
- 积分：1
-
VHDL程序讲解FIFO与RAM和ROM的数据交换
本资源详细的设计了一个FIFO的用法，将数据从ROM中读取送到FIFO缓存中然后RAM从FIFO缓存中读取数据存到内存中，改程序可以很好的学习三者之间的关系
- 2022-03-19 07:51:46下载
- 积分：1
-
A4_Led3
led学习控制l44444444444444(led verilog led ccccccc)
- 2019-05-06 09:38:14下载
- 积分：1
