登录
首页 » VHDL » Cmos 全加法器使用绝热逻辑

Cmos 全加法器使用绝热逻辑

于 2023-04-29 发布 文件大小:15.25 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

绝热电路都是使用"可逆逻辑"的低功耗电路以节省能源。与传统的CMOS电路,在开关过程中消耗能量,不同绝热电路试图节约费用由以下两个关键的规则: 永远不会打开一个晶体管时电压源之间

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • tAtan2Cordic
    是codic算法实现atan的C程序,包括定点和浮点程序,已经通过验证。(Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.)
    2021-02-04 09:59:58下载
    积分:1
  • ffirr_166i
    fir低通滤波器 用于dspbuilder pll:25nss data 400khz sin 10.8khz 已通过测试。 (fir low pass filter for dspbuilder pll: 25nss data 400khz sin 10.8khz has been tested.)
    2012-06-10 17:54:50下载
    积分:1
  • i2c
    本文研究的IIC总线控制器具有如下特征 1.兼容飞利浦I2C标准,以主机模式与外围设备进行数据通信,对IIC从机模型进行读/读,读/写,写/写,写/读[18]。 2.多主操作 3.软件可编程时钟频率 4.时钟拉伸和等待状态生成 5.软件可编程确认位 6.时钟同步设计 7.仲裁中断丢失,自动转移取消 8.开始/停止/重复启动检测/确认生成 9.总线忙检测(The IIC bus controller studied in this paper has the following characteristics. 1. Compatible with Philips I2C standard, data communication between host mode and peripheral devices, read/read, read/write, write/write, write/read for IIC slave model [18]. 2. Multiple Main Operations 3. Software programmable clock frequency 4. Clock stretching and waiting state generation 5. Software Programmable Confirmation Bit 6. Clock Synchronization Design 7. Loss of arbitration interruption and cancellation of automatic transfer 8. Start/Stop/Repeat Start Detection/Verification Generation 9. Bus busy detection)
    2019-06-18 12:18:10下载
    积分:1
  • vhdl coding for Carry Select Adder
    这是一个vhdl代码的进位选择加法器及其工作100%。
    2023-08-26 17:05:04下载
    积分:1
  • 硬件描述语言,verilog HDL,实现了解码器的设计
    硬件描述语言,verilog HDL,实现了解码器的设计-hardware description language, verilog HDL, the decoding of Design
    2022-06-03 04:23:49下载
    积分:1
  • multiply
    由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。(Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.)
    2008-12-30 20:51:33下载
    积分:1
  • Tutorijal 6
    说明:  Ovo sto saljem je tutorijal 7 sa vhdlom
    2018-12-22 06:47:31下载
    积分:1
  • Verilog code to calculate Sobel
    Verilog code to calculate Sobel
    2022-03-24 08:25:30下载
    积分:1
  • Flash
    FPGA Verilog控制FLASH片外读写(Verilog Controls FLASH Out-of-Chip Read-Write)
    2020-06-22 21:40:01下载
    积分:1
  • half_adrrrrder
    FPGA上的一个半加器实例程序,通过测试,可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)
    2013-12-01 12:01:31下载
    积分:1
  • 696518资源总数
  • 105549会员总数
  • 12今日下载