登录
首页 » VHDL » 该代码在信令模块MK50H27 CPLD第七满足(Xilinx 95144)罗…

该代码在信令模块MK50H27 CPLD第七满足(Xilinx 95144)罗…

于 2023-05-01 发布 文件大小:704.25 kB
0 113
下载积分: 2 下载次数: 1

代码说明:

该代码为配合7号信令模块MK50H27的cpld(xilinx 95144)的逻辑代码,其中包括了VHDL及原理图.-the code to meet on the 7th of signaling modules MK50H27 cpld (Xilinx 95144 ) logic code, which included a schematic and VHDL.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fleverDDS_new
    fpga控制da产生幅值频率可调的正弦波程序(the fpga Control da produce the amplitude adjustable frequency sine wave program)
    2013-01-07 10:47:43下载
    积分:1
  • Lab15_sw2reg
    开关数据加载到寄存器并显示的设计与实现.3. 设计一个可以把4个开关的内容存储到一个4位寄存器的电路,并在最右边的7段显示管上显示这个寄存器中的十六进制数字。我们使用到去抖动模块clock_pulse, 用btn[0]作为输入;8位寄存器模块,用btn[1]作为加载信号;7段显示管上的显示模块x7segbc;分频模块clkdiv,用以产生模块clock_pulse和x7segbc的clk190时钟信号。(Design of switching data is loaded into the register and display the.3. design and implementation of a 4 switch content storage circuit to a 4 bit register, and in the 7 section of the most on the right shows the register in the sixteen decimal digital display tube. We used to go to the jitter module clock_pulse, with btn[0] as the input 8 bit register module, as the loading signal by btn[1] 7 segment display module on the x7segbc pipe frequency module clkdiv, clk190 clock signal for generating module clock_pulse and x7segbc.)
    2014-03-30 09:50:48下载
    积分:1
  • 11 阶FIR 数字滤波器,verolog描述,通过modelsim 6.0 仿真,Quartue综合...
    11 阶FIR 数字滤波器,verolog描述,通过modelsim 6.0 仿真,Quartue综合-11-order FIR digital filter, verolog description, modelsim 6.0 through simulation, Quartue integrated
    2022-10-31 17:45:02下载
    积分:1
  • biss
    绝对位置编码器biss与FPGA之间的通信(Absolute position encoder biss communication with FPGA)
    2017-08-04 12:10:13下载
    积分:1
  • Altera Sdram IP 源码,VHDL写的
    Altera Sdram IP 源码,VHDL写的-Altera Sdram IP source code, VHDL written
    2022-04-21 21:08:22下载
    积分:1
  • verilog_DATA_displays
    使用verilog语言,滚动显示“verilog”字符串程序代码及相关说明(Using verilog language, scrolling display " verilog" string code and instructions)
    2014-01-16 10:49:55下载
    积分:1
  • A_PUF_Design
    基于fpga的物理不可克隆函数(PUF)模块的实现(A PUF Design for Secure FPGA-Based Embedded Systems)
    2014-06-28 15:37:44下载
    积分:1
  • multiply_8_VHDL
    由8 位加法器构成的以时序方式设计的8 位乘法器,采用逐项移位相加的方 法来实现相乘的VHDL程序代码。包含几个小模块和一个顶层设计文件,运行可用。(an 8 bit multiplier combined with 8 bit adder using a design by way of timing,and it use a way of Itemized shift to implement the multiply.It include some little module and a top level design document.)
    2014-04-11 16:58:04下载
    积分:1
  • UC1608-24064
    UC1608 24064驱动 COG LCD驱动程序(UC1608 24064)
    2011-09-09 08:24:24下载
    积分:1
  • Viterberi 解码器
    Viterberi 解码器使用 vhdl 编程实现将被用于制作增强功能
    2023-03-06 21:00:04下载
    积分:1
  • 696516资源总数
  • 106459会员总数
  • 0今日下载