网站首页

八线-三线优先编码器

于 2023-05-02 发布文件大小:25.59 kB

 0  128

下载积分: 2 下载次数: 1

我要下载

代码说明：

基本的操作代码,a0-a7是八个信号输入端，a7的优先级最高，a0的优先级最低，当a7输入低电平0时，其他输入无效，编码输出y2y1y0=111；如果a7无效，而a6有效，则y2y1y0=110；

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

lesson38_lcd1602_clander
基于Verilog语言编写的LCD1602显示的日历程序，类似时钟功能值得参考。(LCD1602 shows calendar program based on Verilog language, similar clock function is worth reference.)

2019-05-26 09:29:18下载

积分：1
shift_regeister
用blockram实现移位寄存器，开发语言为verilog hdl(Shift register with blockram achieve the development language for the verilog hdl)

2020-08-13 22:18:29下载

积分：1
tlc5615
TLC5615串行DA的驱动接口,采用verilog编程(TLC5615 driver DA serial interface using verilog programming)

2009-04-27 11:59:22下载

积分：1
UART的源（格版）
UART 源码 (lattice version)-UART source (lattice version)

2022-10-19 10:25:04下载

积分：1
Verilog implementation USB program, open the project file with the ISE can be
Verilog实现的USB程序，用ISE打开工程文件即可-Verilog implementation USB program, open the project file with the ISE can be

2022-01-21 21:28:31下载

积分：1
总结设计中的重点及注意的地方，常出现错误的地方等。
总结设计中的重点及注意的地方，常出现错误的地方等。-Summarize the design of the focus and attention of local, often the wrong place and so on.

2022-08-24 04:12:36下载

积分：1
Colorspace
System Generator环境中颜色空间转换建模(Color space conversion model in the System Generator)

2021-03-30 16:09:09下载

积分：1
verilog motor control
verilog motor control

2022-09-01 04:55:02下载

积分：1
LIP6903CORE_CSC_RGB2YUV
CSC RGB2YUV Verilog source code

2011-02-28 20:06:13下载

积分：1
Verilog HDL for Half Adder, Full Subtractor, Half Subtractor and 2x4 decoder.
Verilog HDL for Half Adder, Full Subtractor, Half Subtractor and 2x4 decoder.

2022-07-06 17:29:44下载

积分：1

696518资源总数
106182会员总数
24今日下载

八线-三线优先编码器

0 个回复

热门标签

热门下载