登录
首页 » VHDL » CPLD / FPGA解码器RS(204188)of the Verilog程序

CPLD / FPGA解码器RS(204188)of the Verilog程序

于 2023-05-10 发布 文件大小:13.46 kB
0 93
下载积分: 2 下载次数: 1

代码说明:

cpld/fpga RS(204,188)译码器的verilog程序-cpld/fpga RS (204,188) decoder of the Verilog program

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 可编程逻辑器件cpld与单片机双向通信的源程序
    可编程逻辑器件cpld与单片机双向通信的源程序-Programmable logic device CPLD and MCU for two-way communication of the source
    2022-01-25 20:21:15下载
    积分:1
  • counter
    设计一个十进制计数器模块,输入端口包括 reset、up_enable 和 clk,输出端口为 count 和 bcd,当 reset 有效时(低电平),bcd 和 count 输出清零,当 up_enable 有效时(高电 平),计数模块开始计数(clk 脉冲数),bcd 为计数输出,当计数为 9 时,count 输出一 个脉冲(一个 clk周期的高电平,时间上与“bcd=9”时对齐)(Design of a decimal counter module, input port, including the reset up_enable clk, output port for the count and bcd, when reset is active (low), the bcd and count output cleared up_enable active (high), count module starts counting the (the CLK pulse number), the BCD count output when the count 9, the count output of the high level, the time of a pulse (a clk cycle with " bcd = 9" when aligned))
    2013-04-13 19:53:29下载
    积分:1
  • 基于FPGA的彩色符号设计
    a、设计可显示横彩条和纵彩条的VGA彩条信号; b、设计可显示英语字母的VGA彩条信号; c、设计可显示移动彩色斑点的VGA彩条信号; d、设计可实现手动切换a、b、c三个功能.(The design can display VGA color color and color of the longitudinal cross signal. The design can display the VGA color signal of the English alphabet. The design can display the VGA color signal of mobile color spots.)
    2020-11-09 16:29:46下载
    积分:1
  • NIOS II IDE 编程, uart_txd测试程序,仅供参考。
    NIOS II IDE 编程, uart_txd测试程序,仅供参考。-NIOS II IDE programming, uart_txd testing procedures, for information purposes only.
    2022-05-23 19:16:50下载
    积分:1
  • modelsim设计的可调占空比的方波程式
    modelsim设计的可调占空比的方波程式-modelsim designed adjustable duty cycle of the square wave program
    2022-09-02 05:05:03下载
    积分:1
  • ps2_interface
    封装PS2接口驱动,用verilog编写!适用于键盘,鼠标等PS2接口的器件。(failed to translate)
    2013-05-05 10:48:42下载
    积分:1
  • VHDLaVerilogcomplie(20151022105744)
    一个关于VERILOG与VHDL混合编程,混合验证的资料(A hybrid programming on VERILOG and VHDL, mixed verification data)
    2015-12-14 17:19:26下载
    积分:1
  • Simulation using VHDL language songs Andy Lau
    用VHDL语言仿真歌曲刘德华的《月老》 -Simulation using VHDL language songs Andy Lau
    2023-08-15 11:20:05下载
    积分:1
  • cordic
    基于cordic算法的DDS的Verilog代码。经过仿真验证,绝对可靠。(Based on cordic algorithm DDS Verilog code. Through the simulation, is absolutely reliable.)
    2013-12-20 17:22:38下载
    积分:1
  • test-ram
    design ram v8051 for project
    2013-07-08 23:24:20下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载