-
向上和向下计数器在不同的机制
我重视基本的向上和向下计数器。这不是基本up_down counter.this编码方法不同有关。
- 2022-03-03 01:29:14下载
- 积分:1
-
FIFO
Verilog HDL语言编写异步FIFO(Verilog HDL language, asynchronous FIFO)
- 2012-05-31 15:13:21下载
- 积分:1
-
光标移动程序_verilog
光标移动程序适合新人学习,对于新人提升自身能力比较好,让新人快点掌握写程序的基本思想.
- 2023-06-08 23:20:03下载
- 积分:1
-
Chebyshev-filter
利用matlab设计了一个切比雪夫滤波器,并且对滤波器性能进行了仿真分析。(Using the matlab design a chebyshev filter, and has carried on the simulation analysis on filter performance.
)
- 2013-09-05 20:04:36下载
- 积分:1
-
串行至并行转换器 UVM 代码
UVM 基于与教程有关的验证平台的体系结构中的所有组件的验证代码。最好的入手 UVM 的家伙
- 2022-07-10 05:49:00下载
- 积分:1
-
pipelined_fft_64_128_256
用verilog实现64点,128点,256点的fft(64 points, 128 points, and 256 points FFT are implemented with Verilog)
- 2018-05-11 14:57:35下载
- 积分:1
-
16C550-driver
C源碼16C550 串口驅動,使用中斷收送RS232資料(16C550 UART Driver)
- 2020-11-24 19:49:32下载
- 积分:1
-
伺服电机主控制系统简单模拟实现
伺服电机主控制模块输入输出特性的简单模拟实现,输入目标电压及反馈的当前电压,输出对电机的控制脉冲波形(The simple simulation of the input and output characteristics of servo motor main control module, the input is target voltage and feedback is the current voltage, the output is the motor control pulse waveform)
- 2017-07-25 11:16:26下载
- 积分:1
-
FPGA数码管显示秒表实验
说明: FPGA数码管显示秒表实验
三种方法实现:
方法一: 对秒计数,得到(秒显示)0~9,
对(秒显示)计数,得到(分秒显示)0~5,
对(分秒显示)计数,得到(分钟显示)0~5,
注意进位时机
方法二: 对秒计数,得到(秒显示)0~9
对秒计数,得到(分秒显示)0~5
对秒计数,得到(分钟显示)0~5
方法三:
只对秒计数,分别取模
%60得到分钟显示 ************************
余数%10得到分秒显示 (据说)取模运算占资源!!!!(也能接受?好像...)
再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA
Three ways to achieve)
- 2020-06-22 04:40:02下载
- 积分:1
-
VHDL-Handbook.pdf
VHDL Handbook by HARDI Electronics AB
- 2015-02-17 17:50:32下载
- 积分:1