登录
首页 » Verilog » FIR 滤波器

FIR 滤波器

于 2023-05-17 发布 文件大小:1.94 kB
0 124
下载积分: 2 下载次数: 1

代码说明:

这是FIR滤波器实现参数化的数据位宽,cofficients和数据的定点宽度和阶滤波器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • frequency
    基于FPGA的频率测量,能测量方波信号的频率、占空比、相位差。范围100mHz~200MHz,精度0.0001Hz(The frequency measurement based on FPGA can measure the frequency, duty cycle and phase difference of the square wave signal. Range 100mHz~200MHz, precision 0.0001Hz)
    2018-06-29 16:48:41下载
    积分:1
  • qiangdaqi
    本程序为四路抢答器verlog HDL语言工程实例。(This program is four Responder verlog HDL language engineering examples.)
    2013-10-30 14:48:21下载
    积分:1
  • 基于FPGA的SDRAM 模块-单字读写
    驱动 SDRAM 而言,简单可以分为以下四项操作: (一) 初始化 (二) 刷新操作 (三) 读操作 (四) 写操作 初始化令 SDRAM 就绪,刷新操作就是不失掉内容(数据),读操作就是从 SDRAM 哪 里读取数据,写操作就是向 SDRAM 写数据。其中,读写操作又有单字读写,多字读写 还有页读写。 本代码针对单字读写
    2022-03-21 13:15:08下载
    积分:1
  • RSC
    说明:  给出了LTE系统中Turbo编码器的RSC模块FPGA实现(RSC module of LTE Turbo encode system)
    2020-07-14 09:55:47下载
    积分:1
  • Xilinx vivado authoritative course
    说明:  Xilinx vivado 权威教程,清华大学出版社出版,何宾编著。(Xilinx vivado authoritative course, published by Tsinghua University Press, edited by He Bin.)
    2019-02-19 20:37:09下载
    积分:1
  • BCH3
    BCH3.c,提供m<21以下的所有码长的BCH编解码模块。以供大家参考。谢谢(BCH encoder&decoder GF(2^m) m<21)
    2021-01-26 11:58:36下载
    积分:1
  • divider
    用VERILOG实现一个被除数为8位、除数为4位的高效除法器(With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider)
    2020-11-19 11:39:37下载
    积分:1
  • Subway_VHDL
    模拟地铁自动售票机选票、付款、取票、找零等功能,包含软件仿真和硬件响应,可供仿真测试和FPGA验证。(Analog subway ticket vending machine ballots, payment, tickets, give change and other features, including software simulation and hardware response for simulation and FPGA verification test.)
    2016-03-14 10:44:14下载
    积分:1
  • dec2_4
    decoder 2-4 digital core
    2016-05-20 03:50:28下载
    积分:1
  • 蓝牙接收器,如果你下载这个我会爱你
    应用背景一个很长的啊它允许你从终端连接到HC-06蓝牙模块的FPGA接收比特的数据载体关键技术nexys 2VerilogHC-06电缆电子三XilinxISE乔把rar
    2022-08-03 05:40:12下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载