登录
首页 » VHDL » 用VHDL语言实现的LDPC码的硬件语言实现,对比验证…

用VHDL语言实现的LDPC码的硬件语言实现,对比验证…

于 2023-05-19 发布 文件大小:1.93 kB
0 51
下载积分: 2 下载次数: 1

代码说明:

用VHDL语言编写的LDPC码硬件实现语言,相对于verilog的,比较简单-Using VHDL language LDPC code hardware implementation language, compared to Verilog, and relatively simple

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 有用的VHDL源代码
    有用的VHDL源代码-useful VHDL source code
    2023-08-07 09:00:03下载
    积分:1
  • FPGA-OFDM-communication-system
    说明:  基于ofdm系统的各个模块的VHDL程序,软件是用的ISE仿真的。绝对有用。(Ofdm systems based on VHDL program of each module, the software is to use the ISE simulation. Absolutely useful.)
    2011-03-18 16:58:35下载
    积分:1
  • 小波变换去噪vhdl
    基于小波变换去噪,采用了vhdl编写,已经在和matlab上对比过,结果准确,而且大量的节约了时间,欢迎下载,可以在quartusii中查看RTL电路,可以在modesim中仿真出结果
    2022-02-20 11:22:37下载
    积分:1
  • omp
    用于压缩感知 OMP 算法非常适合于压缩感知
    2022-02-25 10:12:51下载
    积分:1
  • 本实验实现PS/2接口与RS
    本实验实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。-Realize this experiment, PS/2 interface with RS-232 data interface, PS/2 keyboard to press the button, through RS-232 automatic transmission to the host serial debug terminal (sscom32.exe) and data receiving display received characters. Serial debug terminal settings: 115200 baud rate, one stop bit, no parity bit.
    2022-08-08 00:57:00下载
    积分:1
  • protel中fpga封装库3,非常难找的
    protel中fpga封装库3,非常难找的-protel library in fpga package three, very difficult to find the
    2022-10-21 01:55:03下载
    积分:1
  • 4dbpsk系统的设计实现源码,几个朋友用一个假期的时间协作完成,功能非常好...
    4dbpsk系统的设计实现源码,几个朋友用一个假期的时间协作完成,功能非常好-The 4dbpsk system design realization source code, several friends complete it cooperation in one vacation time , the function is extremely good
    2022-02-04 07:05:28下载
    积分:1
  • dds_vhdl
    DDS的VHDL程序,相当好,值得下载,共享才是王道(DDS, VHDL program is quite good, worth downloading, sharing is king)
    2012-06-03 22:52:55下载
    积分:1
  • 多功能信号发生器
     采用quartusⅡ仿真软件实现多功能信号发生器的FPGA设计,当输入端有时钟信号输入时,各个信号发生器模块独立运行,独立存在,发出各种信号,这些信号作为数据选择器的输入信号,在数据选择器的作用下,波形切换到相应的模块输出,将通过示波器显示出相应的波形图。
    2023-04-09 20:10:34下载
    积分:1
  • core_arm.tar
    ARM7系统IP核的VHDL语言源代码,需要的开发环境是QUARTUS II 6.0。(ARM7 System IP Core VHDL language source code, the need for the development environment is QUARTUS II 6.0.)
    2021-04-20 00:18:51下载
    积分:1
  • 696524资源总数
  • 103938会员总数
  • 55今日下载