-
UART(RS232)
用VERILOG语言实现的通用异步串行收发器（RS232收发器），波特率可设置，通讯稳定，已成功应用于实际项目。(VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully applied in actual projects.)
- 2021-04-01 10:59:08下载
- 积分：1
-
用FPGA实现数字锁相环，开发环境为ISE
用FPGA实现数字锁相环，开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE
- 2022-06-22 05:34:34下载
- 积分：1
-
红外
说明： 一个红外遥控，可以学习其他的红外编码，并存储记忆，并且将学习到的编码发送(An infrared remote control)
- 2020-06-25 10:27:32下载
- 积分：1
-
huffman
huffman transform in vhdl language
- 2013-08-26 13:17:15下载
- 积分：1
-
基于VHDL开发的自动售货机系统，可实现自动售货过程中的基本功能，具有一定的代表性。...
基于VHDL开发的自动售货机系统，可实现自动售货过程中的基本功能，具有一定的代表性。-VHDL-based development of a vending machine system which can automatically process the basic functions of sales, with a certain representativeness.
- 2022-03-24 04:11:41下载
- 积分：1
-
verilog
用fpga制作一个音乐播放器，此为浙江大学信电系fpga教程大实验成果。(Use fpga make a music player, this is the letter Electrical Zhejiang University fpga tutorial big experiment results.)
- 2020-12-14 09:09:14下载
- 积分：1
-
uvm_use_pipelined_ahb
一个简单的uvm搭建的ahb简单实例,包含了各个组件以及编译的运行的脚本(one sample example about ahb，include every component and compile script)
- 2020-10-21 12:17:24下载
- 积分：1
-
电子时钟
基于DE2-115的数字时钟
1.液晶显示，数码管显示
2.整点报时
3.闹钟
4.设置时间
5.设置闹钟(Digital clock based on DE2-115
1. LCD display, digital tube display
2. whole point
3. alarm clock
4. setting time
5. set the alarm clock)
- 2021-03-06 23:39:29下载
- 积分：1
-
用 vhdl 语言实现的 8 位 crc
在这里，我们目前使用 VHDL 的 8 位 crc 设计。循环冗余校验是讨论检测错误的通信，使用 vhdl 语言这一过程变得快速和可靠。
- 2022-02-26 12:38:01下载
- 积分：1
-
modulation-and-demodulation
调制与解调系统的FPGA设计实现,包括2-ASK调制和解调,2-FSK调制和解调,2-PSK调制和解调,QPSK调制和解调,PPM调制和解调的verilog源代码。(FPGA design implementation of modulation and demodulation system, including 2-ASK modulation and demodulation, 2-FSK modulation and demodulation, 2-PSK modulation and demodulation, QPSK modulation and demodulation, PPM modulation and demodulation verilog source code .)
- 2021-04-09 09:29:01下载
- 积分：1
