登录
首页 » Verilog » FIR滤波器Verilog实现代码

FIR滤波器Verilog实现代码

于 2023-05-20 发布 文件大小:12.20 MB
0 132
下载积分: 2 下载次数: 2

代码说明:

FIR滤波器Verilog实现代码,买的开发板教程里的,亲测可用!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • I2C
    一种能简单的实现I2C通讯的代码,对于主机和从机之间的通讯讲解的很清楚。(A Code for I2C Communication)
    2020-06-18 23:20:02下载
    积分:1
  • er
    秒表 东北大学秦皇岛分校 电子设计自动化 实验(Stopwatch Northeastern University at Qinhuangdao electronic design automation experiment)
    2012-06-27 02:25:14下载
    积分:1
  • dac
    说明:  DA芯片输出控制 SPI协议 只写不读 FPGA用 verilog(DA-chip SPI protocol output control does not read write-only FPGA with verilog)
    2011-03-16 19:04:33下载
    积分:1
  • memristor
    忆阻器的SPICE建模模型说明及仿真结果说明(Memristor SPICE modeling and simulation results show that the model describes)
    2020-11-29 17:09:31下载
    积分:1
  • 多周期CPU设计包括basys3板的设计
    都是实验课作业,直接打包的文件,下载之后可以直接跑。
    2022-10-18 23:25:05下载
    积分:1
  • SystemVerilog_For_Design_Springer_2nd_Ed_2006
    SystemVerilog For Design (Springer-2nd_Ed-2006)
    2009-10-08 02:57:28下载
    积分:1
  • verilog等精度测量源码(附带SPI单工通信模块)
    应用背景 使用verilog依靠等精度测量原理设计数字频率计,测量数据输出为64位,使用单片机进行简单的解码和显示,就能得到被测信号的频率,门控信号持续时间,也就是采样时间越长,fpga使用的晶振越准,越高速,测出来的效果越好,测量时间一定要高于被测信号的周期,这个只是取决于单片机对门控信号的控制。 等精度测量的最上层文件是dengjingduceliang.v 等精度测量的模块是DJDCL.v spi通信模块是SPI_8BYTE 使用的方法是,三个文件放在一起,上层文件和fpga的io配置好,什么输入什么输出,然后把DJDCL.v的input和标准时钟,我的是50M,还有被测信号接在一起,会输出一个64位的数据,前32位为标准时钟计时,后32位为被测信号计时,传给mcu简单计算一下就有了被测信号的频率关键技术  1.1    测频方法 这种方法即已知时基信号(频率或周期确定)做门控信号,T为已知量,然后在门控信号有效的时间段内进行输入脉冲的计数,原理图如下图所示:   请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-01-26 06:18:40下载
    积分:1
  • weitongbu
    基于fpga的位同步信号提取仿真 使用vhdl语言 quartus(To use vhdl language quartus fpga bit synchronization signal extraction-based simulation)
    2020-12-29 17:29:00下载
    积分:1
  • 浮点乘法
    这个
    2022-09-08 12:05:02下载
    积分:1
  • concurrent
    VHDL operators basics
    2013-09-10 14:44:51下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载