登录
首页 » Verilog » 数控插补器设计

数控插补器设计

于 2023-05-25 发布 文件大小:206.87 kB
0 161
下载积分: 2 下载次数: 1

代码说明:

实现x轴,y轴的两项脉冲控制,利用圆弧插补法,基于verilog语言编程,很好的实现插补算法。程序可以在modelsim中仿真,显示所需输入输出信号及clk时钟、start开始、busy终止信号

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • HDB3modelsim
    说明:  HDB3编码通过verilog实现,通过modelsim仿真(HDB3 coding is implemented by Verilog and simulated by Modelsim)
    2020-06-18 05:20:02下载
    积分:1
  • USB2.0的IP核(详细verilog源码和文档)
    USB2.0的IP核开发.代码可以直接使用已经验证过(USB2.0 IP kernel development. Code can be used directly, has been verified)
    2020-12-24 18:49:04下载
    积分:1
  • rams
    combinatorial modules
    2019-04-13 19:41:21下载
    积分:1
  • 单周期CPU
    单周期CPU,Verilog源码,                                              解压即可运行。
    2022-07-27 13:32:23下载
    积分:1
  • VGA_Test
    说明:  基于FPGA的VGA驱动代码VHDL 在显示屏显示一个汉字(FPGA-based VHDL code of the VGA driver that a character in the display)
    2009-08-10 14:55:27下载
    积分:1
  • 位同步实验程序参考bitsynchro
    自己写的位同步实验程序参考,该算法需要发送和接收方的频率比较稳定时,可以很快地达到位同步,且十分稳定。位同步是通信技术的基础之一,希望对大家学习有所帮助。(The program is a reference used for bitsynchro writed by myself.When the both send s and receive s frequency are stable,the program can reach bitsynchro fastly.)
    2013-02-01 11:21:03下载
    积分:1
  • Avgt_jesd204b_ad9250_ed
    基于avgt开发板的jesd204b源代码,需要安装Quartus软件(Avgt development board based on the jesd204b source code)
    2020-11-26 14:29:32下载
    积分:1
  • uart
    uart通信的Verilog实现,包含rx tx 以及testbench(Verilog implemention of UART telecommunicate)
    2018-09-18 17:06:06下载
    积分:1
  • 8b10bEncoderDecoder-SourceCode (1)
    lattice的官方8b10b代码, 1012年版本,diamond3.5编译。(lattice 8b10b encoder decoder code)
    2020-08-31 14:58:10下载
    积分:1
  • 基于verilog的出租车付费系统
    基于verilog的出租车付费系统 带验证模块
    2022-04-18 19:22:44下载
    积分:1
  • 696518资源总数
  • 106242会员总数
  • 10今日下载