-
的维特比编码器和解码器的VLSI实现
应用背景前向纠错技术的利用在接收端的错误更正。这是众所周知的数据在无线信道的传输受衰减，失真干扰和噪声，从而影响接收机的接收能力信息。维特比编码和Viterbi译码是一个功能强大的方法正向错误检测和校正。它已被广泛部署在许多无线通信系统，以提高有限容量的沟通渠道。本文的主要目的是描述比较分析各种FPGA器件之间的资源优化设计维特比编码器和解码器的实现。比较的基础是仿真和综合结果。在这个项目中，资源优化的Viterbi解码器的设计采用了追溯架构；关键技术Verilog是一个主要的硬件描述语言（HDL）用在工业界和学术界的verilog硬件设计师非常类似C和电气和计算机工程师最喜欢学习C大学语文。介绍了用Verilog 1985网关系统设计现在公司，Cadence设计系统公司的系统部的一部分。直到5月，1990，用Verilog开放国际的形成（OVI），Verilog HDL是一个专有的语言节奏。Cadence的动机是打开语言的公共领域的期望，市场对Verilog HDL相关软件产品将增长更迅速，更广泛的接受语言。抑扬顿挫，Verilog HDL实现用户需要的其他软件和服务企业要接受语言和发展Verilog设计工具支持。
- 2023-06-19 12:00:02下载
- 积分：1
-
Four-FPGA-design-techniques
FPGA设计的四种常用思想与技巧，包括乒乓操作、串并转换、流水线操作、数据接口同步化(FPGA design of the four common ideas and techniques, including the operation of ping-pong, SERDES, pipelining, synchronization of data interface)
- 2012-04-22 22:39:57下载
- 积分：1
-
Single_cpu
单周期CPU自己课程大作业做的，亲测好用，verilog语言，适用vivado(Single cycle CPU course to do, pro - use, Verilog language, suitable for vivado)
- 2017-12-29 20:15:48下载
- 积分：1
-
capture-using-SCCB-and-FPGA
利用SCCB和FPGA实现视频采集的论文，对相关开发人员具有很强的参考价值！
(FPGA implementation using the SCCB and video collection of the papers, the relevant developer has a strong reference value !
)
- 2013-09-29 15:37:52下载
- 积分：1
-
i2c
本文研究的IIC总线控制器具有如下特征
1.兼容飞利浦I2C标准，以主机模式与外围设备进行数据通信，对IIC从机模型进行读/读，读/写，写/写，写/读[18]。
2.多主操作
3.软件可编程时钟频率
4.时钟拉伸和等待状态生成
5.软件可编程确认位
6.时钟同步设计
7.仲裁中断丢失，自动转移取消
8.开始/停止/重复启动检测/确认生成
9.总线忙检测(The IIC bus controller studied in this paper has the following characteristics.
1. Compatible with Philips I2C standard, data communication between host mode and peripheral devices, read/read, read/write, write/write, write/read for IIC slave model [18].
2. Multiple Main Operations
3. Software programmable clock frequency
4. Clock stretching and waiting state generation
5. Software Programmable Confirmation Bit
6. Clock Synchronization Design
7. Loss of arbitration interruption and cancellation of automatic transfer
8. Start/Stop/Repeat Start Detection/Verification Generation
9. Bus busy detection)
- 2019-06-18 12:18:10下载
- 积分：1
-
FPGA SDRAM读写
SDRAM即同步动态随机存储器，同步是指memory工作需要同步时钟，内部命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断地刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写
- 2022-07-05 13:52:56下载
- 积分：1
-
D_flip
source vhdl code of D flipflop logic
- 2011-03-18 17:49:28下载
- 积分：1
-
LM
说明： 用于生成adams或recurdyn所需的路面不平度，用于悬架或其他的仿真(Adams or recurdyn used to generate the required road roughness for suspension or other simulation)
- 2013-10-15 17:38:48下载
- 积分：1
-
精简的UART232 FPGA代码
FPGA verilog 的RS232代码，
RS232是常用的PC与下位机通信的协议，而FPGA属于可编程器件，在目前的深度学习，机器视觉等领域应用前景十分良好，
RS232对于新手FPGA有良好的借鉴作用
- 2022-02-03 11:16:55下载
- 积分：1
-
Verilog计数器、编码器、加法器
verilog编码器、计数器、加法器的程序(Verilog encoder, counter, adder procedures)
- 2019-01-26 21:50:01下载
- 积分：1
