网站首页

基于System Generator的最大值求解

于 2023-06-09 发布文件大小:879.60 kB

 0  182

下载积分: 2 下载次数: 1

我要下载

代码说明：

最大值求解是利用System Generator平台实现的比较方便不用自己写verilog代码就可以在Xilinx平台下使用，非常方便实用！

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

AD9469 FPGA 代码软件无线电前端
AD9469 FPGA 代码软件无线电前端 AD9469 Verilog 代码 FIFO后数据处理等

2022-04-19 09:18:49下载

积分：1
mypro_synfifo
基于IP核RAM的同步fifo设计，工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)

2020-09-22 01:27:56下载

积分：1
设计 verilog 蓝牙模块
蓝牙是一种标准协议的设备（如手机、掌上电脑、个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP，开源免费蓝牙基带控制器和高层次软件栈

2022-01-21 00:55:09下载

积分：1
FMS-Labor-3
MICarrayWeights and MICarrayplot

2011-06-20 17:57:00下载

积分：1
master_slave
说明： AXI4-Lite总线的主从机读写，例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)

2019-03-22 22:24:20下载

积分：1
min_max_finder_part1
最大最小值寻找程序，可以实现自动查找最大值与最小值(min_max_finder)

2010-09-25 01:19:09下载

积分：1
lab6-3-8DECODER
数字设计和计算机体系结构：用verilog语言描述3-8译码器的设计与实现(Digital design and computer architecture: use verilog language describe 3-8 decoder design and implementation)

2016-10-24 17:20:07下载

积分：1
performance with rayleigh
matlab bpsk with rayleigh performance expirement

2020-06-24 21:40:01下载

积分：1
master_slave
AXI4-Lite总线的主从机读写，例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)

2019-03-22 22:24:20下载

积分：1
hang_us14
Synthetic Aperture Radar (SAR) imaging simulation target, Using wavelet denoising thought, LCMV optimization design array signal processing.

2020-08-25 20:58:14下载

积分：1

696522资源总数
104029会员总数
31今日下载

基于System Generator的最大值求解

0 个回复

热门标签

热门下载