登录
首页 » Verilog » 基于System Generator的最大值求解

基于System Generator的最大值求解

于 2023-06-09 发布 文件大小:879.60 kB
0 770
下载积分: 2 下载次数: 1

代码说明:

最大值求解是利用System Generator平台实现的比较方便不用自己写verilog代码就可以在Xilinx平台下使用,非常方便实用!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • i2c-configure-SAA7113
    i2c配置SAA7113,非常有用的程序,做视频采集类必看(i2c configure SAA7113)
    2013-12-25 16:37:37下载
    积分:1
  • Cordic实现Sin Cos, Verilog
    verilog语言实现的cordic算法,计算sin cos三角函数
    2023-06-11 16:25:04下载
    积分:1
  • DE2_UserManual
    DE2使用手册,介绍DE2的所有组成元件,使用方法,还有相应的实例。(DE2 User Manual, describes all the components DE2 components, using the method, there is a corresponding instance.)
    2010-11-14 12:43:48下载
    积分:1
  • the-decoding-algorithm-of-ldpc
    ldpc译码算法介绍及fpga verilog系统方案设计,包括log_bp算法、min_sum算法、scaling_min_sum算法等(introducing the ldpc code decoding algorithm and the related system design,including the log_bp,the min_sum and the scaling_min_sum)
    2012-02-22 10:31:41下载
    积分:1
  • 串口verilog实现
        此程序完成的是接收上位机发送的多字节串口数据的工作,并把不同的字节分配给不同的寄存器,以完成相应的控制工作。因此有必要说明一下上位机发送的数据结构。    上位机通过串口给FPGA发送两组信号,每一组发送5个字节(可根据自己的实际需要修改),不同字节控制不同的功能。     第一组是根据选择的波形、填写的频率以及选择输出信号的时域还是频域,给FPGA发送不同的参数。点击发送数据按钮后一共发送5个字节的数据。第一个字节发送监测信号,设为0x00,标识发送的是波形设置的数据;第二个字节发送的是进行波形选择的信号;第三和第四个字节发送的是波形频率的低8位数据和高8位数据;最后一个字节发送的是选择输出是时域还是频域的信号。     第二组是根据填写的频率给FPGA发送不同的参数。点击开始滤波按钮后一共发送5个字节的数据。第一个字节发送监测信号,设为0x01,标识发送的是滤波器设置的数据;第二和第三个字节发送的是频率1的低8位和高8位数据;第四和第五个字节发送的是频率2的低8位和高8位数据。     所以本程序中rs_receive模块接收数据部分需按照串口发送的数据格式进行接收:(这部分应根据自己的实际需要设计)     当接收到的第一个字节是0时,下面接收的数据都是波形设置信号。当接收到的第一个字节是1时,下面接收的数据都是滤波器的输入波形设置数据。
    2022-03-07 15:31:04下载
    积分:1
  • 基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU
    基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU,内含源代码和实验设计报告及实验仿真截图,与大家共享~
    2023-07-31 04:30:04下载
    积分:1
  • Sys-gen
    System Generator
    2020-10-25 16:40:00下载
    积分:1
  • NiosII_mycpu
    基于NiosII 的SOC FPGA验证系统,适用初学者学习Altra Quartus II软件,以及C语言 veriog,以及MCU调试流程
    2022-03-19 06:31:20下载
    积分:1
  • 1_061227123744
    max plus的入门与应用,适合初学者对max plus ii有一个感性的认识(max plus entry and applications, suitable for beginners to the max plus ii have a perceptual awareness of)
    2007-11-22 09:55:10下载
    积分:1
  • Decodificador
    System Verilog decodificator. Enters a value(binary), drops hundreds, tens and units in BCD
    2013-05-15 02:11:45下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载