-
FIRVerilogHDL
it is a fir filter program VerilogHDL.(it is a filter program VerilogHDL fir.)
- 2007-04-12 22:21:26下载
- 积分:1
-
双精度浮点核心Verilog
应用背景IEEE-754标准的双精度浮点单元。4操作(加法,减法,乘法,除法)的支持,以及4的舍入模式(最近,0,Inf,-Inf)。本机还支持非规格化数,这是罕见的因为大多数浮点单位对非规格化数为零。单位可以运行在185 MHz的时钟频率高达一个Virtex5目标设备。关键技术特征•该单元被设计为同步到一个全局时钟。所有寄存器都在时钟的上升沿更新;•所有寄存器可以重置一个全局复位;的乘法运算是破碎的利用25×18多块在Virtex5 dsp48e片。25 x 18乘补码块将进行24×17无符号乘法,所以它需要9 dsp48e切片进行53×53位乘法需要加倍的双精度浮点数的 ;- fpu_double V是顶层模块。输入信号是;1)时钟& nbsp;2)RST ;•3)使能及;(4)rmode舍入模式) ;5)fpu_op(操作码) ;6)OPA(64位浮点数) ;7)OPB总线(64位浮点数) ;•输出信号是;(1)输出(64位浮点输出);(2)准备好了(输出准备好);3)底流 ;•4)溢出;5)精确 ;6)例外及;•7)无效和;•每个操作都需要以下数量的时钟周期来完成;•1、另外:20个时钟周期;•2、减法:21个时钟周期;•3、乘法:24个时钟周期;•4、71个时钟周期;这比一些浮点单元长,但支持非规格化数需要几个逻辑层次和较长的潜伏期。
- 2023-04-22 14:45:02下载
- 积分:1
-
2010-xilinx-fpga-
北京中教仪装备技术有限公司制作,关于xilinx FPGA使用的教程,包括ISE、picoblaze、microblaze等的使用说明。(some paper for the use of ise, picoblaze,microblaze)
- 2011-12-15 10:25:49下载
- 积分:1
-
DE2_115_CAMERA
实现DE2_115开发板上配套的500万像素cmos摄像头捕捉到的画面显示在VGA上(DE2_115 development board supporting 5,000,000 pixels cmos camera to capture the screen display in VGA)
- 2020-07-09 19:08:55下载
- 积分:1
-
spi_ad
FPGA与DAC芯片的SPI接口驱动,实现串行数据的传输。(Realizing the communication between FPGA and DA chip)
- 2017-06-23 12:38:22下载
- 积分:1
-
m60
使用verilog实现模六十计数即0-1-2-3-4-5-.......-59-0-1-2的功能。(Use Verilog to realize the function of the mode sixty count, 0-1-2-3-4-5-....-59-0-1-2.)
- 2018-02-10 14:13:27下载
- 积分:1
-
AD转换
FPGA为altera的EP4CE10F17C8,AD芯片为TLC519,验证成功,可以进行小电压数模转换
- 2022-07-27 18:29:40下载
- 积分:1
-
h_adder
ise13.2环境下VHDL编写的半加器器+仿真波形(ise13.2 environment half adder in VHDL simulation waveform control+)
- 2013-06-01 13:40:03下载
- 积分:1
-
6b9074ce1a0287439b03d7463ac22bb3
测温,数码管显示,基于FPGA 的verilog程序,基于DS18B20(Temperature measurement)
- 2018-03-10 20:40:59下载
- 积分:1
-
Foundry-Flash-Verilog-code
几大代工厂的flash verilog源代码(flash verilog code)
- 2021-03-09 15:29:28下载
- 积分:1