登录
首页 » Verilog » Nexys 4 7 段显示器

Nexys 4 7 段显示器

于 2023-07-11 发布 文件大小:147.19 kB
0 105
下载积分: 2 下载次数: 1

代码说明:

这是一个简单的方式来创建一个 verilog 模块为 7 段的目的,是很容易阅读和它可以测试您的 nexys 4 对 FPGA。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • zuheshixu
    说明:  组合时序电路的小例子,移位和数据选择器的代码,以及测试文件(Small examples of combinational sequential circuits, code for shift and data selectors, and test file.)
    2019-12-12 15:13:50下载
    积分:1
  • PN-(2)
    伪随机序列FPGA 通过仿真 M3000(Pseudo-random sequence M3000 FPGA simulation)
    2011-06-09 13:40:00下载
    积分:1
  • Tym605V2Demo
    FPGA(赛灵思)试验箱 实验程序 有Audio,Buzzer,key,ledarray,ledseg.......(FPGA(赛灵思)试验箱 实验程序Audio,Buzzer,key,ledarray,ledseg)
    2012-02-11 21:09:19下载
    积分:1
  • Signal
    基于FPGA的DDS相位累加器,连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)
    2018-05-10 15:19:05下载
    积分:1
  • Verilog
    说明:  基于FPGA的16QAM调制解调设计,以及仿真实现(Design of 16QAM Modulation and Demodulation Based on FPGA)
    2021-02-19 16:29:44下载
    积分:1
  • verilog 串口多字节发送程序
    verilog 串口多字节发送程序,波特率计算公式如下:cnt_baud =(1/9600bps)/(1/crystal_frq(Mhz))-1;可以发送多个字节的数据,但是字节数是固定的
    2023-09-08 22:45:03下载
    积分:1
  • Median Filter
    基于FPGA开发3*3模板的Median Filter,均值滤波器的缺点是,会使图像变的模糊,原因是它对所有的点都是同等对待,在将噪 声点分摊的同时,将景物的边界点也分摊了。为了改善效果,就可采用加权平均的方式来构造滤波器。
    2022-03-02 06:34:09下载
    积分:1
  • i2c-configure-SAA7113
    i2c配置SAA7113,非常有用的程序,做视频采集类必看(i2c configure SAA7113)
    2013-12-25 16:37:37下载
    积分:1
  • Fmc880511P
    可在FPGA上运行的8051 IP coore,是学习FPGA及SPOC的好资料。 (8051 IP coore, can be run on the FPGA is good information to learn FPGA and SPOC.)
    2012-06-11 18:59:13下载
    积分:1
  • Verilog DDS发生器的实现
    一个从0-1MHZ的正弦DDS发生器,如果你对Verilog语言以及FPGA有兴趣的话,这个可以作为一个入门的教程。有兴趣的朋友们可以来下载,如果有什么不懂的地方可以随时请教楼主,如果代码中有什么问题的话,也可以向楼主提出改正。
    2022-05-27 11:34:39下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载