登录
首页 » VHDL » VHDL basic computing, the use of 8bit for the multiplier, will be the value of t...

VHDL basic computing, the use of 8bit for the multiplier, will be the value of t...

于 2023-07-23 发布 文件大小:1.00 kB
0 24
下载积分: 2 下载次数: 1

代码说明:

VHDL基本运算,采用8位为乘法器,将两个8位字符串的值输入相乘后

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 8051 kernel (vhdl) This is version 1.1. Of the M C8051 IP core. FPGA operation....
    8051的内核(vhdl) This is version 1.1. of the MC8051 IP core. 在FPGA上运行.供有精力的人研究.-8051 kernel (vhdl) This is version 1.1. Of the M C8051 IP core. FPGA operation. have the energy for the study.
    2022-03-03 01:17:14下载
    积分:1
  • AD9226 fpga
    希望有用。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
    2022-04-24 05:02:21下载
    积分:1
  • 对与单片机常用的功能看门狗,本程序用vhdl硬件语言实现次功能。...
    对与单片机常用的功能看门狗,本程序用vhdl硬件语言实现次功能。-Commonly used with single-chip watchdog function, the procedures for using VHDL hardware language functions realize times.
    2022-05-25 08:46:37下载
    积分:1
  • Altera company s FPGA using VHDL to the development, use quartus2 9.0 software E...
    使用altera公司的FPGA进行VHDL开发,使用quartus2 9.0 软件在EP1C3T144C8开发板上实现跑马灯输出。-Altera company s FPGA using VHDL to the development, use quartus2 9.0 software EP1C3T144C8 Development Board to achieve ticker output.
    2022-02-02 20:51:33下载
    积分:1
  • callback
    This is code of UVM CALLBACK function.
    2020-06-24 15:40:02下载
    积分:1
  • 利用正点院子开拓者fpga实现DDS功能
    说明:  利用正点院子开拓者fpga实现DDS功能,实现三角波、正弦波、方波的发生。(Implementation of DDS with FPGA)
    2019-08-21 09:30:18下载
    积分:1
  • usbhostslave
    说明:  USB主机和设备的verilog代码,实现了USB1.1协议规范的要求(USB host and equipment Verilog code to achieve the USB 1.1 protocol specification requirements)
    2005-09-13 11:34:09下载
    积分:1
  • time_frequency_analysis
    一种合并频率的方法对时频分析及其有用所以才上传(a fast combination)
    2013-12-04 10:13:24下载
    积分:1
  • RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助...
    RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助-RS decoding Euclid algorithm and its FPGA implementation, and through the simulator results are helpful for the design of RS decoder
    2022-08-20 11:45:06下载
    积分:1
  • uart
    实现与电脑端串行数据发送与接收,波特率为9600(Realize serial data sending and receiving with the computer terminal)
    2017-10-04 01:30:01下载
    积分:1
  • 696524资源总数
  • 103833会员总数
  • 52今日下载