登录
首页 » VHDL » VHDL basic computing, the use of 8bit for the multiplier, will be the value of t...

VHDL basic computing, the use of 8bit for the multiplier, will be the value of t...

于 2023-07-23 发布 文件大小:1.00 kB
0 116
下载积分: 2 下载次数: 1

代码说明:

VHDL基本运算,采用8位为乘法器,将两个8位字符串的值输入相乘后

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DA_TLC5620
    是基于FPGA的5620的数模转换芯片底层的应用程序,希望有用。(Is a digital-analog converter chip underlying the 5620 FPGA-based applications, and I hope useful.)
    2013-12-15 10:43:21下载
    积分:1
  • FPGA_can
    实现基于FPGA的控制MCP2515发送的程序,本人编写通过测试,希望提供帮助(FPGA-based control program sent MCP2515, I write to pass the test, hoping to help)
    2020-12-31 09:28:59下载
    积分:1
  • 本例为电子琴VHDL程序原代码,电子琴,可实现基本功能
    本例为电子琴VHDL程序原代码,电子琴,可实现基本功能-In this case the procedures for organ VHDL source code, organ, can realize the basic functions of
    2022-03-23 15:59:38下载
    积分:1
  • 8 bit general purpose microprocessor verilog code
    它是一种以地址总线数据总线为结构的8位微处理器,主要由两部分组成:一是控制单元,数据通路控制单元控制微处理器的所有块、寄存器和部件,数据通路由地址和数据通路信号处理组成指令读写加法;
    2022-02-01 07:53:18下载
    积分:1
  • 一个简单的总线bus代码,初学者可以借鉴学习
    一个简单的总线bus代码,初学者可以借鉴学习-A simple bus-bus code, beginners can learn to learn
    2022-04-24 12:38:35下载
    积分:1
  • Over_Current_Relay_Co_ordination
    try this for pq improvmnett
    2012-11-17 05:40:30下载
    积分:1
  • OFDM
    :采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制器包括:信道编码(Reed-Solomon编码),交织,星座映射,FFT和插入循环前缀等模块。我另外制作了相应的解调器,可以实现上述功能的逆变换。(: Using FPGA to implement a technology-based OFDM communication systems in base-band data processing part of the modem. One part of the modulator launch include: channel coding (Reed-Solomon coding), interleaving, constellation mapping, FFT and cyclic prefix insertion modules. I also produced a corresponding demodulator can achieve the above-mentioned inverse transform function.)
    2009-04-16 12:28:17下载
    积分:1
  • digital_clock
    说明:  数字钟通过verilog实现,并且支持Modelsim仿真,通过实验验证(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:02下载
    积分:1
  • gwnseq
    verilog产生高斯白噪声,gwn_en信号产生使能,gdata是幅度服从高斯分布,功率谱密度为定值的高斯白噪声序列,共10位(现实中只能够做到带限,跟dac输出带宽有关,我的系统只能做到300kHz)(verilog Gaussian white noise, gwn_en signal enabled, gdata amplitude Gaussian distribution, power spectral density of white Gaussian noise sequence value, a total of 10 (in reality can only be band-limited, with dac output bandwidth related, My system can do 300kHz))
    2014-06-13 13:18:45下载
    积分:1
  • BCH_EncDec_Matlab
    bch编解码的完整版,本人已经做过fpga实现,就是按照该程序为原型,绝对可运行(bch decoding the full version, I have done fpga implementation is in accordance with the procedure for the prototype, can certainly run)
    2011-10-27 21:55:11下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载