登录
首页 » VHDL » 大唐电信的FPGA设计经验,内部资料,详细完整,很有参考价值...

大唐电信的FPGA设计经验,内部资料,详细完整,很有参考价值...

于 2022-03-04 发布 文件大小:945.01 kB
0 98
下载积分: 2 下载次数: 1

代码说明:

大唐电信的FPGA设计经验,内部资料,详细完整,很有参考价值-Datang Telecom

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sopcAD7352nios
    基于sopc的7352的ad模块的nios软核多通道编写,verilog 写的(The sopc 7352 AD module nios soft core multichannel write. Rar )
    2012-11-03 21:37:42下载
    积分:1
  • 一个FPGA
    一个基于FPGA的串口程序,已经经过验证,对用FPGA做串口的朋友提供参考和借鉴!-an FPGA-based serial procedures have proven, right Serial do with FPGA reference for a friend and borrow!
    2022-03-24 10:20:25下载
    积分:1
  • 用VHDL写的源代码程序,包涵三人表决器,七人表决器,全加器以及模24,模60的计数器,都是单文件的,由于程序小又多,所以集中在一起,供新学习VHDL语言的朋友...
    用VHDL写的源代码程序,包涵三人表决器,七人表决器,全加器以及模24,模60的计数器,都是单文件的,由于程序小又多,所以集中在一起,供新学习VHDL语言的朋友们参考。-With VHDL source code written procedures, includes three of the voting machine, vote on seven people, and full adder, as well as modulus 24, modulus 60 counters, are single-file, as many small procedures, so together for the new Learning VHDL Language Reference friends.
    2022-02-02 08:32:12下载
    积分:1
  • VHDLAVRIPcore
    说明:  使用VHDL语言写的AVR单片机IP核, 可以直接使用,已经经过验证, 十分珍贵哦(Written in VHDL language using the AVR microcontroller IP core, can be used directly, has proven very valuable oh)
    2009-08-28 14:00:29下载
    积分:1
  • CPLD下载线制作,内含电路图等,希望对大家有帮助
    CPLD下载线制作,内含电路图等,希望对大家有帮助-CPLD download line production, including circuit diagrams, etc., in the hope that we have to help
    2022-02-02 09:14:42下载
    积分:1
  • liftbd53
    db53小波的verilog硬件实现源码(Wavelet db53 Verilog hardware source)
    2008-06-26 10:42:23下载
    积分:1
  • the program have designed a PCM signal timing modules, including the CLK input,...
    该程序设计了一个产生PCM码流时序信号的模块,他包括输入端CLK,SET及输出端Q1,Q2,Q3-the program have designed a PCM signal timing modules, including the CLK input, and output SET Q1, Q2 and Q3
    2022-02-15 04:03:30下载
    积分:1
  • 可综合的Verilog语法和语义,从大学教师cambri…
    《可综合的Verilog语法》国外著名大学老师编写,对于理解verilog HDL文件的可综合与不可综合会有帮助。-synthesizable Verilog syntax and semantics,by teachers from university of Cambridge,It is userful for verilog HDL design.
    2022-03-31 07:34:29下载
    积分:1
  • powerlink开源的最新全部源码
    powerlink最新的开源全部VHDL及C/C++代码,用于powerlink的开发。是当前最新版本。包含Linux的实现及nios /arm软核的实现。可以用于xinx和Altera的FPGA。
    2022-07-10 04:47:40下载
    积分:1
  • 8253
    8253可编程定时器/计数器芯片 VeriLog实现(8253 programmable timer/counter chip VeriLog achieve)
    2013-05-31 20:40:23下载
    积分:1
  • 696518资源总数
  • 105549会员总数
  • 12今日下载