-
cpri
基于verilog的cpri接口代码，支持各种速率自由切换，量产产品实际应用代码(Cpri interface based on verilog code, support various rate free switch, production products the actual application code)
- 2015-09-21 16:59:59下载
- 积分：1
-
prtsc
Program for simulate a prtsc
- 2015-09-29 21:54:37下载
- 积分：1
-
VHDL与源代码包
VHDL与源代码包-and VHDL source code
- 2022-04-27 02:45:55下载
- 积分：1
-
AD_TO_FIFO
A/D采集的数据缓存进入fifo，并通过读信号将FIFO中的数据送入网口(A/D sample data buffer to fifo,and then read enable to ethernet.)
- 2020-07-10 21:08:54下载
- 积分：1
-
2018全国大学生FPGA大赛封闭测试上机题
说明： 2018全国大学生FPGA创新设计大赛南京总决赛封闭测试题目，以及自己编写的verilog和testbench，欢迎学习借鉴(The closed test topic of the 2018 National Undergraduate FPGA innovation design competition Nanjing finals, as well as Verilog and testbench compiled by ourselves, are welcome to learn)
- 2020-11-23 22:39:33下载
- 积分：1
-
The use of Altera' s FPGA
使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现对4x4键盘的输入控制，并显示在一个8段式数码管上。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 the development board to realize 4x4 keyboard input control, and displayed in an eight-stage digital pipe.
- 2022-09-23 11:15:03下载
- 积分：1
-
fir4btp
4tap FIR filter in verilog code
- 2014-01-13 22:30:58下载
- 积分：1
-
占空比1：1的通用分频模块
占空比1：1的通用分频模块-1:1 generic-frequency module
- 2022-11-11 08:45:03下载
- 积分：1
-
Stumper.cpp
Convert Roman numerals to integers
- 2012-12-05 03:59:59下载
- 积分：1
-
svpwm3
说明： 基於空間向量調變的開關法，在於載波做比較切出方波再送至開關讓馬達啟動(Based on the switching method of space vector modulation, the square wave is cut out for carrier comparison and sent to the switch to start the moto)
- 2019-01-04 16:07:37下载
- 积分：1
